▲ 제32회 한국반도체학술대회(KCS)에서 제8회 강대원상(소자/공정 분야)을 수상한 SK하이닉스 이강욱 부사장(PKG개발 담당)

SK하이닉스 이강욱 부사장(PKG개발 담당)이 지난 13일 강원도 정선에서 열린 제32회 한국반도체학술대회(Korean Conference on Semiconductors, KCS)에서 제8회 강대원상(소자/공정 분야)*을 수상하는 영예를 안았다.

모스펫*, 플로팅게이트* 개발 등 반도체 산업에 기념비적 발자취를 남긴 故 강대원 박사의 업적을 기리고자 제정된 이 상은 그동안 반도체 전공정인 소자 및 공정 분야의 저명한 교수들에게 수여됐는데, 소자/공정 분야에서는 올해 처음으로 후공정인 ‘반도체 패키징 분야의 기업인’에게 수여돼 많은 관심을 받고 있다.

뉴스룸은 이강욱 부사장을 만나 자세한 수상 소감과 공적을 들어봤다.

“큰 상 수상에 영광… SK하이닉스의 위상과 역량 인정받는 것”

이강욱 부사장은 글로벌 학계 및 업계에서 3차원 패키징* 및 집적 회로 분야에 대한 연구 개발을 27년 이상 이어 온 반도체 패키징 분야의 최고 기술 전문가다.

2000년 일본 도호쿠 대학에서 박사 학위를 받은 그는 미국 렌슬리어 공과대학 박사 후 연구원, 일본 도호쿠 대학 교수를 거쳐 2018년 SK하이닉스에 합류했다. 국내 최초로 TSV* 기술 개발에 성공한 이 부사장은 SK하이닉스 입사 후 HBM*2E(3세대)에 MR-MUF* 기술을 적용하며 ‘AI 메모리 성공 신화’의 기틀을 마련했다는 평가를 받는다.

▲ 제32회 한국반도체학술대회(KCS)에서 제8회 강대원상(소자/공정 분야)을 수상한 SK하이닉스 이강욱 부사장(오른쪽)

“TSV 기반 3차원 패키징 연구 성과들은 다양한 분야에서 상용화되고 있는데, 가장 대표적인 제품이 HBM입니다. SK하이닉스의 독자적 패키징 기술인 ‘MR-MUF’는 고난도의 HBM 제품을 높은 제조 수율과 양산성을 가지고 안정적으로 대량 생산할 수 있도록 해주었고, 핵심 특성인 열 방출 성능도 개선해 주었습니다. 이 기술은 HBM2E에 처음 적용되어 SK하이닉스가 글로벌 AI 메모리 리더로 도약하는 데 기여했는데요. 지속적인 기술 고도화를 거쳐 HBM3 및 HBM3E에도 성공적으로 적용되면서, SK하이닉스가 HBM 시장 우위를 굳건히 하는 데 큰 힘이 되었습니다.”

패키징의_가치를_증명하다_SK하이닉스_이강욱_부사장_기업인_최초_강대원상 수상_08_기타_사진_2025이 부사장은 굵직한 공적만큼 특출한 수상 이력도 자랑한다. 지난해 한국인 최초로 받은 ‘IEEE EPS 어워드 전자제조기술상[관련기사]’이 그것이다. 올해는 강대원상이라는 이력을 추가했는데, 그는 이번 수상이 특히 각별하다는 소감을 전했다.

“업계에서도 의미가 큰 상을 받게 돼 영광입니다. 무엇보다 SK하이닉스의 위상 그리고 PKG개발 조직의 높은 역량을 인정받은 듯해 보람찹니다. 과분한 상이지만, 반도체 산업 발전에 더 많이 기여하라는 뜻으로 생각하겠습니다. 함께 노력해 준 PKG개발 구성원분들에게도 감사 인사를 전합니다.”

“반도체 혁신 중심에 ‘패키징 기술’과 ‘원팀 협업’ 있어”

이 부사장이 강대원상 수상을 더욱 값지게 여기는 이유는 ‘최초의 패키징 분야 기업인 수상자’란 타이틀 때문이기도 하다.

“반도체 기술 발전의 패러다임이 미세화 중심에서 패키징 중심으로 바뀌는 등 전공정만큼 후공정의 역할도 커졌습니다. 혁신을 이루기 위한 기업의 역할도 매우 중요해졌죠. 즉, 반도체 혁신의 중심에 패키징 기술과 기업이 있다는 것인데요. 저의 수상은 이러한 사실을 다시 한 번 상기시킨 계기가 됐다고 생각합니다.”

이 부사장은 패키징 기술이 더 중요해질 것으로 내다보기도 했다. 패키징 기술의 진화가 새로운 산업의 성장으로 이어지고 있고, 향후에는 패키징 역량이 기업 생존을 좌우하고 기업 가치를 결정하는 핵심 요소가 된다는 것이 그의 설명이다. 아울러 이 부사장은 “패키징 기술을 확보해 반도체 패권을 강화하려는 글로벌 업체 간 경쟁은 이미 시작됐다”며 “PKG개발은 탄탄한 기술력과 원팀 협업을 기반으로 패권 경쟁에 대응할 것”이라고 강조했다.

“PKG개발 구성원들은 실패를 두려워하지 않는 도전 정신, 발생한 문제는 끝까지 해결한다는 강한 집념을 갖고 있습니다. 이것이 바로 PKG개발이 보유한 압도적 기술력의 원천입니다. 이에 더해 SK하이닉스의 강한 원팀 문화가 반도체 혁신을 성공적으로 이끈 원동력 입니다. 덕분에 MR-MUF 기술을 성공적으로 도입하고 HBM 시장을 선점하는 성과를 낼 수 있었습니다. 앞으로도 우리 조직은 도전 정신과 원팀 마인드를 바탕으로 미래 시장에 대응하고, 또 다른 혁신을 만들어 갈 것입니다.”

“첨단 패키징 기술 확보하고, 도전하는 개발 환경 조성할 것”

한편, 이강욱 부사장은 미래 시장에 대응하기 위해 두 가지 계획을 마련해 두었다고 밝혔다. ▲HBM 패키징 기술 고도화 ▲칩렛* 기반 이종 결합 기술의 확보 등이다.

“AI 시스템의 대용량·고성능·에너지 효율화 요구를 충족하려면 HBM 패키징 기술의 지속적 혁신이 필요합니다. 이를 위해 MR-MUF 기술 고도화, 하이브리드 본딩* 등 차세대 기술 개발에 역량을 쏟고 있습니다. 중장기적으로는 칩렛 기술로 2.5D, 3D SiP* 등을 구현해 메모리 센트릭*에 대응할 것입니다. 이 과정에서 팬아웃 웨이퍼 레벨 패키징*, 하이브리드 본딩 등으로 칩 간 연결성을 높여 성능을 향상시키고 에너지 효율을 높이는 ‘첨단 패키징 기술’을 확보해 나가고자 합니다.”

결과적으로 이 부사장은 소자, 공정, 설계, 패키징이 유기적으로 결합된 ‘토탈 반도체 솔루션(Total Semiconductor Solution)’을 완성하고, 이를 회사의 핵심 경쟁력으로 성장시킨다는 전략이다.

관련해 구성원에게는 “도전 정신과 원팀 마인드를 지속해서 발휘한다면 충분히 이뤄낼 수 있는 목표”라고 당부했다. 또한, “좋은 제품을 넘어 세상을 바꿀 기술을 개발한다는 큰 목표를 갖길 바란다”며 “구성원들이 퍼스트무버로서 새로운 길을 개척해 나갈 수 있도록 적극 지원하겠다”고 덧붙였다.

“IEEE EPS 어워드에 이어 강대원상이라는 큰 상을 받게 돼 무거운 책임감을 느낍니다. 후배 엔지니어들이 마음껏 도전할 수 있는 환경을 조성하는 것이 제 역할이라 생각하고, 반도체 산업을 선도하는 기업인으로서 SK하이닉스와 대한민국 반도체 산업의 경쟁력을 높이는 데 최선을 다하겠습니다.”

“모어 댄 무어(More than Moore)”

무어의 법칙*이 한계에 다다르자, 이를 넘어서기 위한 업계의 움직임이 분주하다. 그동안 메모리 업계는 미세화 기술, 그러니까 전기신호가 지나는 길의 폭(선폭)을 줄이고, 데이터 담는 소자를 더욱 옹기종기 모으는 기술로 같은 면적에서 보다 많은 데이터를 저장할 수 있도록 했다. 하지만 선폭을 줄일수록 전자 간 간섭이 늘고, 전류가 누설되며 발열이 심해졌다. 이에 따라 미세화는 갈수록 어려워졌고, 그 속도는 점점 더뎌지고 있다.

* 무어의 법칙 : 반도체 발전 속도에 관한 이론으로, 용량이(트랜지스터 수가) 1~2년마다 2배씩 증가한다는 법칙. 인텔 창립자 고든 무어(Gordon Moore)가 발견해 무어의 법칙으로 불림

이 가운데 업계는 후공정 패키지 기술에서 답을 찾았다. 웨이퍼에 회로를 그리는 전공정이 아닌, 전선을 깔고 포장하는 후공정 패키지[관련기사]에 신기술을 도입, 미세화 한계를 해결하며 성능과 효율 그리고 용량 개선을 꾀하고 있는 것. 특히 SK하이닉스는 D램(DRAM), 낸드플래시(NAND Flash, 이하 낸드) 등 종류가 다른 칩(이하 이종 칩)을 하나로 모으고, D램을 수직으로 쌓아 대역폭을 늘리는 등 어드밴스드 패키지(Advanced Package) 기술로 한계를 뛰어넘고 있다.

앞선 기술력으로 무어의 법칙 그 이상의 가치를 만들어내는 리더, SK하이닉스가 보유한 최첨단 패키지 기술을 뉴스룸에서 소개한다.

무어를 넘어 이종 집적 시대에 대응하라… 첨단 패키지 기술 개발에 ‘박차’

최근 SK하이닉스는 국내외 컨퍼런스를 통해 ‘다음 세대 반도체’에 관해 이해관계자들에게 지속해서 공유하고 있다. 여러 행사에서 많은 발표가 이뤄졌는데 핵심은 이종 집적(Heterogeneous Integration) 즉, 시스템(System) 반도체와 메모리(Memory) 반도체를 불문한 반도체 통합이다.

이 개념은 서로 다른 칩을 최대한 가까운 위치에 모으는 것을 말한다. 연산을 위한 데이터 이동 경로를 최소화해 최상의 성능과 효율을 내는 하나의 칩으로 완성하는 것이다. 궁극적으로 로직(Logic) 칩과 메모리 반도체가 합쳐진 ‘시스템 인 패키지(SiP, System in Package)*’ 형태이고, 미세화는 기본이며 어드밴스드 패키지 기술이 같이 접목되어야 비로소 구현할 수 있다.

* 시스템 인 패키지(SiP, System in Package) : 단일 패키지로 묶인 다수의 집적회로를 뜻하며, 전자 시스템의 모든 기능 또는 대부분의 기능을 수행할 수 있음

SK하이닉스는 향후 40년을 이종 집적 시대로 보고 이에 대응하기 위한 첨단 패키지 기술을 지속해서 개발하고 있다. 아울러 다양한 방법으로 D램과 낸드를 쌓고 모아 고성능 · 고용량의 신제품을 선보이고 있기도 하다. 이를 위한 주요 기술로는 칩렛(Chiplet), MCP, VFO, 어드밴스드(Advanced) MR-MUF 등을 꼽을 수 있다.

Adv. PKG (1) – 칩렛(Chiplet) “여러 개로 쪼개고 다시 모아 저비용 · 고효율 메모리 구현”

우리가 아는 반도체는 여러 기능의 조합으로 구성된다. CPU만 하더라도 연산, 저장, 전력, 데이터 출입구(I/O) 등의 영역이 모여 하나의 칩을 이룬다. 이 모든 영역을 한번에 제작하고 포장한 것이 반도체인 것이다. 쉽게 말해 많은 종류의 과자를 한번에 만들고 하나의 박스에 담은 일종의 종합선물세트 같은 개념이다.

과거에는 이 같은 방식으로 반도체를 만드는 것이 일반적이었다. 하지만 고성능화, 미세화가 계속되며 문제가 생기기 시작했다. 기능이 다른 반도체 소자를 각각 과자 하나로 본다면, 담아야 할 과자(소자)가 많아지면서 선물세트 부피가 자꾸만 커졌다. 과자 수가 많다 보니 내부 배열은 한층 복잡해졌다. 작업 중 부서지는 과자(불량 소자)라도 생기면, 내부가 부스러기로 엉망이 되어 선물세트를 통째로 버려야 하는 일도 종종 발생했다.

‘과자를 따로따로 제작해 포장하고, 각각의 과자 박스를 깔끔하게 이어 붙이면 어떨까?’

업계는 고민 끝에 실마리를 찾았는데, 앞서 언급한 반도체 각 영역을 개별로 제작하는 것이다. 이렇게 탄생한 기술이 바로 칩렛(Chiplet)이다. 칩렛은 하나의 칩을 기능별로 나누어 제작하고 다시 모으는 기술이다. 즉 연산, 저장, 전력, 데이터 출입구 기능 등을 갖춘 칩을 따로 만들어 포장하고, 후공정 패키지 단계에서 합친다는 이야기다. 이때 나눠진 칩 조각을 칩렛으로 부른다. 각각의 조각을 원하는 방식으로 자유롭게 배치하고 조립한다는 점에서 칩렛은 레고 블록에 비유되기도 한다.

다시 선물세트를 떠올려 보자. 모든 과자를 한번에 만들어 포장하지 않고, 따로 만들어 포장한 박스를 합치면 부서진 과자 때문에 선물세트 전체를 버리는 일이 줄어든다. 단품 과자 박스만 갈아 끼우면 그만이다. 이미 만들어 놓은 과자 박스를 가져와 다시 끼울 수도 있다.

이렇게 커다란 선물 박스를 조그마한 개별 박스로 쪼개어 제작하면 하나가 문제가 되어 전체를 버리는 경우가 줄어들기에 같은 비용으로 더 많은 양품을 확보할 수 있다. 또, 모든 과자를 값비싼 기계로 만들 필요도 없다. 반죽해서 굽기만 하는 비스킷은 상대적으로 저렴한 기계로 제작하고, 초콜릿을 덧입히는 등 과정이 복잡한 과자만 값비싼 기계로 제작하면 된다.

칩렛의 장점도 이와 같다. 먼저, 칩을 여러 개로 나누기에 특정 영역의 불량 소자 탓에 칩 전체를 버리는 일이 준다. 개별 칩렛만 갈아 끼우면 되고 만들어 놓은 칩렛을 재활용할 수도 있다. 칩렛은 작은 다이(Die)* 여러 개로 제작되기에 웨이퍼당 더 많은 다이를 만들 수 있어 수율도 높다.

또한, 차별화된 공정을 적용할 수 있다. 핵심 칩렛은 10㎚(나노미터) 공정, 이외는 20㎚ 공정으로 제작하는 식이다. 값비싼 공정을 일괄 적용할 필요가 없어, 개발 효율 향상은 물론 비용 절감 효과도 있다. 아울러 고성능을 요하는 칩렛에 자원을 집중하는 등 개발 환경을 유연하게 꾸릴 수도 있다. 이렇게 칩렛이 개발되며 업계는 적은 비용, 높은 효율로 반도체를 생산할 수 있게 됐다.

* 다이(Die) : 웨이퍼에서 잘라내기 전 상태의 칩 하나하나를 다이(Die)로 칭함

칩렛은 기능이 다른 소자(a-1/a-2)를 결합하는 것이 기본 개념이다. 기능별로 분리된 칩을 기판(Substrate)에 올려 이어 붙이는데, 이때는 2D, 2.5D, 3D 등의 구조를 고려할 수 있다. 2D는 서로 다른 칩을 수평으로 나란히 붙이는 구조, 3D는 서로 다른 기능을 하는 칩을 수직으로 쌓는 구조다. 2.5D는 2D 구조의 칩렛과 기판 사이에 RDL 인터포저(RDL Interposer)*를 끼워 넣는 방식이다. 실리콘 소재의 이 회로판은 기판보다 얇고 데이터 출입 단자의 밀도가 높다. 데이터 다니는 길이 촘촘하게 배치되어 있다는 의미다.

자전거 도로를 떠올리면 쉽다. 인도를 기판으로, 자전거 도로를 RDL 인터포저로, 사람을 데이터로 봤을 때, 이 자전거 도로는 인도 옆에 붙어 사람(자전거 탄 사람)을 더욱 빠르게 이동시켜 주는 것이다. 이처럼 RDL 인터포저는 더욱 빠른 데이터 속도를 구현할 수 있다. 구조는 2D이지만, 2.5D로 정의하는 이유다.

* RDL(Re-Distribution Layer, 재배선) 인터포저 : 크기가 작은 반도체 회로와 크기가 큰 기판 회로를 전기적으로 연결하기 위해 중간에 새 회로를 구성하는 것을 의미

한편, SK하이닉스는 CXL* 메모리 제품[관련기사] 컨트롤러(Controller)에 칩렛을 개발하고 있다. 기능별로 분리된 컨트롤러 칩렛은 각각 통신하고자 하는 대상과 2.5D로 최단 거리에 배치되어 통신 속도를 향상시키고, 고용량 메모리로 확장하는 데 기여할 것으로 기대된다. 앞으로도 SK하이닉스는 빅데이터와 AI 시대를 선제적으로 대응하는 CXL 메모리를 개발하여 고성능 컴퓨팅 시스템의 미래를 선도할 예정이다.

* CXL(Compute Express Link) : 고성능 컴퓨팅 시스템을 효율적으로 구축하기 위한 PCIe 기반 차세대 인터커넥트 프로토콜. 메모리, GPU, AI 가속기 등 다양한 솔루션을 보다 효율적으로 통합하여 활용할 수 있게 해줌

Adv. PKG (2) – MCP “둘 이상을 하나로 모아 고부가가치 메모리 구현”

MCP는 멀티 칩 패키지(Multi-Chip Package)로, 두 개 이상의 메모리를 하나로 구성하는 기술이다.

칩렛과 혼동할 수 있으나 결이 다르다. MCP는 여러 개의 칩을 적층해 하나로 패키징하는 것이다. 특히 메모리 부분에 특화된 기술이다. 예컨대 낸드(a)와 D램(b)을 결합하는 것이 MCP다.

조금 더 쉽게 이해하기 위해 소시지와 떡을 하나씩 꽂아 만든 휴게소 음식을 떠올려 보자. 이 음식은 ‘떡’과 ‘소시지’라는 식재료 두 개를 쌓아서 만든다. MCP 역시 낸드(a)와 D램(b)처럼 완전히 다른 성질의 얇은 칩(a/b)을 모으고 쌓아서 제작한다. 과거에는 동종 칩을 여러 장 쌓아 구현하는 제품도 MCP 영역에 포함했으나, 현재는 여러 개의 칩을 합친다는 의미로 많이 쓰인다.

여러 개의 칩을 모아 쌓는 이유는 전력 소모량과 칩 크기를 모두 최소화하면서 고용량을 구현하기 위함이다. 다시 말해, 효율 향상 및 모바일 최적화다. 꼬치 간식을 떡 따로, 소시지 따로 먹는다고 생각해 보자. 식탁 위에 떡과 소시지 접시가 따로 놓이며 불필요한 공간을 많이 차지하게 된다. 하나씩 번갈아 먹어야 하기에 번거롭기까지 하다. 반면 꼬치로 모으면 공간을 적게 차지하며, 먹기에도 효율적이다.

MCP도 마찬가지다. MCP는 국제반도체표준화회의(JEDEC)가 규정한 두께 규격 1.4㎜ 이하로 제작된다. 특히 국제반도체표준화회의는 고객 및 시장 동향에 따라 축소된 패키지 두께 규격을 요구하고 있다. 이처럼 MCP는 작은 크기, 얕은 두께 안에 여러 개의 칩이 포함돼 패키지를 소형화하는 데 유용하기에 각 칩이 차지하는 공간이 줄어든다. 기기에 부착하는 과정도 단순화한다. 기기 메인 기판에 낸드 따로, D램 따로 장착하는 방식과 비교해 기기 제조 과정이 단순해진다는 이야기다. 여러 칩을 한 번에 구동해 전력 효율도 좋다. 이런 이유로 MCP는 소형 칩을 선호하는 모바일 분야에서 주로 쓰인다.

MCP의 조합 방식은 다양하다. 낸드와 D램을 예로 들자면, 하나의 기판(Substrate) 위에 낸드와 D램을 따로 쌓는 케이스(수직 개별 적층), D램 위에 낸드를 얹어 쌓는 케이스(수직 혼합 적층) 등 여러 가지가 있다. 각 칩은 얇은 접착용 필름*을 이용해 붙이고, 금 · 구리 · 알루미늄 등으로 이루어진 선(와이어)으로 기판에 연결한다. 이후 보호재*로 감싸 최종 완성한다.

* 얇은 접착용 필름 : 칩을 보호하고 반도체를 기판에 접착하는 필름 형태의 접착제로 DAF(Die Attach Film)를 말함

* 보호재 : 칩을 밀봉해 열·습기·충격으로부터 보호하는 역할, 에폭시 밀봉재(EMC, Epoxy Molding Compound)가 주로 쓰임

SK하이닉스는 이와 같은 MCP를 지난 2001년부터 시작해 20년 이상 생산하고 있다. 2007년 세계 최초 24단 낸드 MCP를 선보이는 등[관련기사] 정교한 공정으로 50㎛(마이크로미터) 이하의 칩을 제어하고, 적층해 경쟁력 있는 MCP 제품을 내놓고 있다. 회사는 고집적도 제품의 글로벌 모바일 수요가 지속적으로 증가함에 따라 제품 개발을 지속해 수익성을 높여간다는 계획이다.

Adv. PKG (3) – VFO “요즘 대세 팬아웃 WLP를 D램 쌓기에 접목”

VFO(Vertical wire Fan Out), 직선은 곡선보다 짧고 빠르다. 칩과 회로를 연결하는 전선 즉, 와이어(Wire) 이야기다. VFO는 기존 곡선 와이어 본딩(Wire bonding)을 수직으로 연결하여 공간을 최소화하고 전력 소모를 줄이는 기술인데, 칩 면적 바깥에 와이어를 연결하여 패키지 크기에 부담을 주던 팬아웃(Fan Out) 기술에 혁신을 가져왔다.

여기서 팬아웃 WLP(Fan Out Wafer Level Package)는 기판(Substrate) 없이 칩 바깥 영역에 바로 데이터 출입(I/O) 단자를 붙여 반도체를 만드는 후공정 패키지 기술을 말한다. 이 팬아웃 WLP 제품은 기판이 없는 만큼 두께가 얇다. 반도체와 메인 기판 사이 배선 길이가 감소하여 향상된 전기적 특성을 갖췄고 열효율도 높다. 또한, 더 많은 데이터 출입구를 배치할 수 있어 고성능 제품을 구현하는 데도 적합하다.

그런데 우수한 특성에도 불구하고 그동안 팬아웃 WLP 기술을 메모리에 활용하는 데는 한계가 있었다. 칩을 쌓고 양옆에 곡선의 와이어를 붙여 기판에 연결하는 구조는 메모리에 팬아웃 WLP 기술을 적용하기엔 적합하지 않았기 때문.

이 한계를 극복한 것이 SK하이닉스가 세계 최초로 개발한 VFO다. SK하이닉스는 수직의 버티컬 와이어(Vertical Wire)를 활용, D램을 적층하면서 최적의 팬아웃 WLP를 구현했다. 여기에 수직 와이어가 주는 장점까지 더했다. 전기 신호가 지나는 선을 긴 곡선에서 짧은 직선으로 바꾸어 전력 효율을 더욱 높인 것이다. 산비탈을 타고 빙빙 돌아서 가야 하는 길에 수직의 터널을 뚫어 더 적은 힘과 시간을 들여 목적지에 도착할 수 있게 했다고 보면 된다.

이러한 장점 덕분에 VFO는 지난 IEEE 2023에서 발표되며, 모바일 기기 트렌드에 부합하는 메모리 기술로 주목받기도 했다[관련기사].

최근 SK하이닉스는 VFO 기술 개발을 마치고 검증을 진행했는데, LPDDR 제품에서 기존 와이어 제품 대비 유의미한 성과를 거뒀다. 기다란 곡선 와이어에서 짧은 수직 와이어로 교체하며 와이어 길이가 4.6배 줄었고, 전력 효율은 4.9% 개선됐다. 방열 성능도 1.4% 향상된 결과를 보였다. 눈에 띄는 부분은 패키지 두께다. SK하이닉스는 무려 27%에 달하는 패키지 다이어트에 성공했다.

최근 업계는 스마트폰 고사양화에 발맞추고, 스마트폰 내 배터리 용량 확보를 위해 부품 크기를 줄이고자 팬아웃 WLP 도입을 가속하고 있다. SK하이닉스는 VFO를 통해 모바일에 더욱 최적화한 메모리를 개발, 고객의 요구사항을 만족시키며 글로벌 시장을 선도할 수 있게 됐다.

Adv. PKG (4) – 어드밴스드 MR-MUF “안정적 · 효율적 12단 HBM3 완성”

어드밴스드 MR-MUF를 이해하려면 MR-MUF(Mass Reflow-Molded UnderFill)부터 알아야 한다. MR-MUF는 다수의 칩을 적층할 때 한번에 포장하는 기술이다.

HBM은 TSV*로 1,024개의 통로(데이터 출입구(I/O))를 낸 D램 칩 여러 개를 쌓아서 데이터 다니는 길, 즉 대역폭을 넓힌 메모리다. 여기서 적층된 칩을 수직으로 관통하는 1,024개 통로는 와이어 없이 연결하고 칩은 보호재로 감싸는데, 이때 쓰는 기술이 MR-MUF다[관련기사].

* TSV(Through Silicon Via) : D램 칩에 수천 개의 미세 구멍을 뚫어 상하층 칩의 구멍을 수직 관통하는 전극으로 연결하는 기술. SK하이닉스는 TSV 기술을 활용해 최대 819GB/s(초당 819기가바이트) 데이터 처리 속도를 가진 HBM3를 개발함

MR-MUF 기술은 수직 적층된 칩을 효율적으로 연결하는 데 강점이 있다. 제조 과정에서 생산성을 끌어올리면서 제품 신뢰도를 높이는 혁신적인 공정 기술인 것이다.

먼저 매스 리플로우(MR, Mass Reflow)에서는 수직 적층된 칩과 회로를 연결하는데, 각 칩의 통로 아래에는 가교 역할을 하는 마이크로 범프(Micro Bump, 이하 범프)가 붙는다. 이 범프의 납 소재가 녹으면서 위아래 칩의 통로가 연결되는 것이다. 이때 모든 범프를 한번에 녹여 칩을 잇는데, 이를 리플로우(Reflow)라고 한다. 대량의 범프를 녹인다는 의미에서 앞에 매스(Mass)가 붙는다.

몰디드 언더필(MUF, Molded UnderFill)은 칩을 보호하기 위해 칩 사이와 칩 주변 등 외부에 보호재를 씌우는 공정 기술이다. 보호재로 칩 사이를 채우는 작업을 언더필(UnderFill), 칩을 감싸는 작업을 몰딩(Molding)이라 부르며, 이 과정을 동시에 진행하는 것을 말한다.

MR-MUF를 이해했다면 왜 어드밴스드(Advanced)가 붙는지 살펴볼 차례다. 어드밴스드 MR-MUF는 기존의 단점을 보완한 기술이다. MR-MUF에선 리플로우가 고열로 진행되다 보니, 칩이 휘어지는 현상(Warpage)이 발생했다(이 문제로 기존에는 MR-MUF 공정을 적용하는 데 어려움이 있었다).

SK하이닉스는 MR-MUF의 장점 때문에 이 기술을 고수했는데, 문제는 12단 HBM3를 개발하면서 불거졌다. 칩 두께가 기존 대비 40% 더 얇아지면서, 휘어짐을 극복할 신기술 개발이 필요해진 것. 이에 SK하이닉스는 업계 최초로 ‘칩 제어 기술’을 도입하고, ‘신규 보호재’로 열 방출까지 개선해 냈다. 이 두 가지가 더해져 탄생한 기술이 어드밴스드 MR-MUF다.

칩 제어 기술은 칩 하나를 쌓을 때마다 순간적으로 높은 열을 가하는 식으로 구현한다. 이때 상단 칩 아래에 붙은 범프가 하단 칩 위에 있는 얇은 패드에 가접합된다. 패드는 칩을 단단하게 잡아 휘어짐을 예방한다. 이 과정은 칩을 쌓을 때마다 반복한다. 작업이 끝나면 MR-MUF로 최종 접합하고 포장하는데, 포장 시에는 방열 효과가 더욱 뛰어난 신규 보호재를 쓴다.

SK하이닉스가 신규 공법까지 개발하며 MR-MUF를 고수한 이유는 이 기술이 가진 안정성과 효율성 때문이다. 오븐에 수많은 호떡을 차곡차곡 쌓고, 일정한 열로 굽는다고 생각해 보자. 열이 고르게 퍼져 알맞게 구워진 호떡 수십 개를 한 번에 만들 수 있다. MR-MUF는 바로 이 오븐과 방법이 유사하다. 오븐에 굽듯 열을 고르게 가하고 모든 칩을 한번에 접착하기에 안정적이고 효율적이다. 칩 사이에 보호재를 채우고 포장 작업을 동시에 진행하여 더욱 효율성이 높다.

실제로 SK하이닉스는 이 기술로 기존 대비 생산성을 3배 개선한 효과를 봤다. 얇은 칩을 12단으로 쌓아 HBM3를 구현한 것과 열 방출을 36% 개선한 것도 이 기술 덕분이다. 이렇게 SK하이닉스는 최첨단 패키지 기술로 현존 최대 용량, 고성능 24GB 12단 HBM3를 개발[관련기사]하면서 두께는 16GB 8단 제품과 동일하게 유지하는 혁신을 이뤘다.

한편, SK하이닉스는 향후 본딩 기술을 고도화해 HBM에 적용할 예정이다. 적용 중인 범프 없이 칩과 칩을 접착하고, 데이터 통로를 곧바로 연결하는 ‘하이브리드 본딩(Hybrid bonding)’을 통해 신제품을 개발, HBM 시장 리더십을 지속해서 유지해 나간다는 목표다.

이번 Pathfinder에서는 웨이퍼의 공정 미세화 한계를 혁신적으로 해결하며 솔루션을 찾아가는 SK하이닉스의 첨단 패키지 기술을 알아봤다. SK하이닉스는 칩렛, MCP, VFO, 어드밴스드 MR-MUF 등 첨단 패키지 기술로 한 발짝 다가온 반도체 융합(Convergence) 시대를 맞이하고 HBM, PIM, CXL 등 융합 시대의 걸맞은 제품을 선제적으로 개발하며 시장 우위를 선점해 나가고자 한다.

아울러 회사는 머지않아 도래할 이종 집적(Heterogeneous Integration) 시대에 대응할 수 있도록 어드밴스드 패키지 기술을 더욱 고도화해 나갈 계획이다.