SK하이닉스가 세계 최고층인 321단 1Tb(테라비트) TLC(Triple Level Cell)* 4D 낸드 플래시를 양산하기 시작했다고 21일 발표했다.

SK하이닉스는 “당사는 2023년 6월에 직전 세대 최고층 낸드인 238단 제품을 양산해 시장에 공급해 왔고, 이번에 300단을 넘어서는 낸드도 가장 먼저 선보이며 기술 한계를 돌파했다”며, “내년 상반기부터 321단 제품을 고객사에 공급해 시장 요구에 대응해 나갈 것”이라고 밝혔다.

SK하이닉스는 이번 제품 개발 과정에서 생산 효율이 높은 ‘3-플러그(Plug)*’ 공정 기술을 도입해 적층 한계를 극복했다. 이 기술은 세 번에 나누어 플러그 공정을 진행 한 후, 최적화된 후속 공정을 거쳐 3개의 플러그를 전기적으로 연결하는 방식이다. 이 과정에서 저변형* 소재를 개발하고 플러그 간 자동 정렬(Alignment) 보정 기술을 도입했다. 이와 함께, 회사 기술진은 이전 세대인 238단 낸드의 개발 플랫폼을 321단에도 적용해 공정 변화를 최소화함으로써 이전 세대보다 생산성을 59% 향상시켰다.

이번 321단 제품은 기존 세대 대비 데이터 전송 속도는 12%, 읽기 성능은 13% 향상됐다. 또, 데이터 읽기 전력 효율도 10% 이상 높아졌다. SK하이닉스는 321단 낸드로 AI향 저전력 고성능 신규 시장에도 적극 대응해 활용 범위를 점차 넓혀갈 계획이다.

SK하이닉스 최정달 부사장(NAND개발 담당)은 “당사는 300단 이상 낸드 양산에 가장 먼저 돌입하면서 AI 데이터센터용 SSD, 온디바이스 AI 등 AI 스토리지(Storage, 저장장치) 시장을 공략하는 데 유리한 입지를 점하게 됐다”며, “이를 통해 당사는 HBM으로 대표되는 D램은 물론, 낸드에서도 초고성능 메모리 포트폴리오를 완벽하게 갖춘 ‘풀스택(Full Stack) AI 메모리 프로바이더(Provider)’로 도약할 것”이라고 말했다.

SK하이닉스가 28일 코엑스 컨벤션 센터에서 개최된 ‘델 테크놀로지스 포럼 2024(Dell Technologies Forum 2024, 이하 DTF)’에 참가해 AI 시대를 주도할 차세대 메모리 솔루션을 선보였다.

DTF는 미국 전자 기업 델 테크놀로지스(Dell Technologies)가 주최하는 연례 기술 포럼으로, IT 업계 리더와 관계자들이 참가하여 새로운 정보 기술(IT) 솔루션을 선보이고 최신 기술 동향을 탐구하는 자리다. 올해 행사는 ‘인공지능(AI)을 통한 혁신의 가속화’를 주제로, 브레이크아웃(Breakout) 세션과 다양한 전시 부스 등이 마련됐다.

이번 행사에서 SK하이닉스는 ‘MEMORY, THE POWER OF AI’라는 슬로건 아래 3개 파트(▲Server & Datacenter ▲PC & Mobile ▲New Tech)로 부스를 구성하고 다양한 AI 메모리(Memory) 제품들을 선보였다.

▲ DTF 2024에 전시된 SK하이닉스의 CCM-DDR5, HBM3E, LPCAMM2 등 제품들

New Tech 부스에서는 차세대를 이끌 메모리 솔루션으로 떠오르고 있는 ▲HBM*3E ▲CMM(CXL® MEMORY MODULE)-DDR5 ▲LPCAMM2를 시연하며 관람객의 이목을 끌었다. HBM3E는 초당 최대 1.2TB(테라바이트)의 데이터를 처리하는 현존 최고 성능의 D램(DRAM)으로, 현재 AI 시장에서 주목받는 제품 중 하나다. 가장 최신 버전인 HBM3E 12단 제품은 3분기에 양산을 시작해 4분기부터 고객에게 공급을 시작할 계획이다.

* HBM(High Bandwidth Memory): 여러 개의 D램을 수직관통전극(TSV, Through Silicon Via)으로 연결해 고대역폭을 구현한 메모리로, 기존 D램보다 데이터 처리 속도를 혁신적으로 끌어올린 고부가가치, 고성능 제품. HBM은 1세대(HBM)-2세대(HBM2)-3세대(HBM2E)-4세대(HBM3)-5세대(HBM3E) 순으로 개발됨. HBM3E는 HBM3의 확장(Extended) 버전

CMM-DDR5는 DDR5 D램에 CXL*® 메모리 컨트롤러를 더한 제품으로, DDR5 D램만 장착한 시스템에 CMM-DDR5를 추가로 장착하여 기존 시스템보다 대역폭은 최대 50% 향상되고, 용량은 최대 100%까지 확장할 수 있다. CXL®은 HBM과 함께 차세대 메모리로 불리며 고성능∙고용량을 필요로 하는 AI 시대의 중추적인 솔루션으로 기대를 받고 있다.

* CXL(Compute Express Link) : 고성능 컴퓨팅 시스템을 효율적으로 활용하기 위한 차세대 인터페이스

LPCAMM2는 여러 개의 LPDDR5X* 패키지를 하나로 묶은 모듈로, 기존 SODIMM* 2개를 LPCAMM2 1개로 대체하는 성능 효과를 가지면서 공간 절약뿐만 아니라 저전력과 고성능 특성을 구현한 것이 특징이다. 전력 소모량을 줄이면서 높은 데이터 처리 능력이 핵심인 온디바이스 AI* 시장의 니즈를 충족하는 제품으로 주목을 받고 있다.

* LPDDR5X: 스마트폰과 태블릿 등 모바일용 제품에 들어가는 D램 규격으로, 전력 소모량을 최소화하기 위해 저전압 동작 특성을 갖고 있음. 규격 명에 LP(Low Power)가 붙으며, 최신 규격은 LPDDR 7세대(5X)로 1-2-3-4-4X-5-5X 순으로 개발됨. LPDDR5T는 SK하이닉스가 최초 개발한 버전으로, 8세대 LPDDR6가 업계에 공식 출시되기 전 7세대인 LPDDR5X의 성능을 업그레이드한 제품
* SODIMM(Small Outline DIMM): PC에서 사용되는 초소형 모듈로 전체 길이가 짧음
* 온디바이스(On-Device) AI: 물리적으로 떨어진 서버의 연산을 거치지 않고 기기 자체에서 AI 기능을 구현하는 기술. 스마트 기기가 자체적으로 정보를 수집, 연산하기 때문에 AI 기능의 반응 속도가 빨라지고 사용자 맞춤형 AI 서비스 기능도 강화되는 장점이 있음

▲ DTF 2024에 전시된 SK하이닉스의 제품을 관람하는 관람객들

이 밖에도 SK하이닉스는 ▲PS1010 ▲PCB01 등 실제 델 사(社)와 협력 중인 제품을 소개해 관람객의 눈길을 사로잡았다.

PS1010은 초고성능 기업용 SSD(Enterprise SSD, eSSD)로, 176단 4D 낸드를 다수 결합한 패키지 제품이다. 이전 세대 대비 읽기∙쓰기 속도가 최대 150% 이상 향상됐으며 낮은 탄소 배출량으로 데이터 사용이 많은 애플리케이션, 클라우드 컴퓨팅, AI 구동 등에 최적화된 프리미엄 제품이다.

PCB01은 온디바이스(On-Device) AI* PC에 탑재되는 업계 최고 성능의 SSD(Solid State Drive) 제품으로 당사가 최초로 8채널(Ch.)* PCle* 5세대 규격을 적용해 데이터 처리 속도의 성능을 획기적으로 높였다. 이 제품의 연속 읽기와 쓰기 속도는 각각 초당 14GB(기가바이트), 12GB로 PC용 SSD 제품 중 업계 최고의 성능이 구현됐으며, 대규모 AI 연산 작업의 안정성을 크게 높여 줄 것으로 기대하고 있다.

* 채널(Ch.): SSD에 탑재되는 낸드플래시와 컨트롤러 간 데이터 입출력(I/O) 통로의 개수. 이 채널이 늘어남과 동시에 PCIe 세대가 발전하며 데이터 처리 속도가 개선되므로 주로 4채널 SSD는 일반 PC용 시장, 8채널 SSD는 고성능 PC 시장을 타깃으로 함
* PCIe(Peripheral Component Interconnect Express): 디지털 기기의 메인보드에서 사용되는 직렬 구조의 고속 입출력 인터페이스

▲ DTF 2024에서 메모리 기술의 역할과 중요성에 대해 설명하는 나은성 팀장(HBM사업전략)

한편, 브레이크아웃 세션에서는 SK하이닉스 나은성 팀장(HBM사업전략)이 ‘AI 시대의 SK하이닉스 메모리 솔루션’을 주제로 빠르게 발전하는 AI 시대에서 메모리 기술의 역할과 중요성에 대해 발표했다. 특히, AI 기술 발전에 따라 변화하는 메모리 요구 사항과 사용자 경험을 향상시킬 수 있는 기술이 주목받을 것이라고 강조하며, 핵심 솔루션 중 하나로 SK하이닉스가 독자 개발한 HBM의 주요 기술인 MR-MUF*를 소개했다.

* MR-MUF(Mass Reflow Molded Underfill): 반도체 칩을 쌓아 올린 뒤 칩과 칩 사이 회로를 보호하기 위해 공간 사이에 액체 형태의 보호재를 주입하고, 굳히는 공정. 칩을 하나씩 쌓을 때마다 필름형 소재를 깔아주는 방식 대비 공정이 효율적이고, 열 방출에도 효과적이라는 평가. 특히, SK하이닉스의 어드밴스드 MR-MUF는 기존 공정보다 칩을 쌓을 때 가해지는 압력을 줄이고, 칩의 휨 현상 제어(Warpage Control)도 향상해 HBM 공급 생태계 내에서 안정적인 양산성을 확보하는 데 핵심이 되고 있음

SK하이닉스는 “이번 DTF를 통해 차세대 AI 시장을 이끌 대체 불가한 솔루션을 선보일 수 있었다”라며 “앞으로도 글로벌 파트너들과 협력을 통해 AI 시대 메모리 시장에서 선두 자리를 공고히 다지기 위한 혁신을 이어가겠다”고 전했다.

▲ FMS 2024 SK하이닉스 부스 전경

SK하이닉스가 6일부터 8일까지(미국시간) 3일간 캘리포니아주 산타클라라(Santa Clara)에서 진행된 FMS(Future of Memory and Storage) 2024에 참가해 첨단 낸드플래시(NAND Flash, 이하 낸드) 솔루션과 D램(DRAM) 메모리를 총망라해 소개했다.

FMS는 Flash Memory Summit(플래시 메모리 서밋)이란 이름으로 지난 18년간 이어져 온 낸드 전문 포럼이다. 올해부터 주최 측은 Future Memory and Storage(미래 메모리 및 저장장치)로 행사명을 새로 정의하고, 포럼 범위를 D램을 포함한 메모리와 스토리지 전 영역으로 확장했다.

SK하이닉스는 ‘MEMORY, THE POWER OF AI’란 슬로건을 내걸고, 낸드와 D램을 아우르는 제품과 솔루션을 대거 공개했다. 특히 회사는 기조연설, 발표 세션과 전시를 연계한 구성으로 눈길을 끌었다. 또한, 고객사 시스템에 주력 제품을 적용한 협업 사례를 공개하며, 글로벌 파트너사와의 공고한 파트너십도 강조했다.

AI 시대를 위한 낸드·D램 총망라… 꽉 찬 구성으로 독보적인 전시 경험 선사해

이번 행사에서 SK하이닉스는 낸드 솔루션과 D램 메모리를 통해 AI 시대의 페인 포인트(Pain Point)를 해결하고 지속적인 AI 발전을 도모한다는 내용으로 전시관을 꾸렸다. ▲AI Memory & Storage ▲NAND Tech, Mobile & Automotive ▲AI PC & CMS 2.0 ▲OCS, Niagara & CXLxSSD 4개 섹션으로 부스를 구성하고 39종 이상의 제품을 선보였다.

▲ AI Memory & Storage 섹션에 전시된 낸드 솔루션과 D램 제품

AI Memory & Storage 섹션에서는 PCIe* Gen5 인터페이스를 지원하는 ‘PS1010 E3.S(이하 PS1010)’를 2U 서버 시스템과 함께 선보였다. PS1010은 초고성능 기업용 SSD(Enterprise SSD, eSSD)로, 176단 4D 낸드를 다수 결합한 패키지 제품이다. PE8110 PCIe Gen4 대비, 읽기/쓰기 속도가 최대 150% 이상 향상됐고, 100% 이상 개선된 전성비를 갖췄다. 이 제품은 서버 운영에 최적화돼 머신러닝 성능 향상은 물론 운영비 및 탄소 배출량 감소에도 도움을 줄 것으로 기대를 모은다.

이 섹션에서 회사는 동일 인터페이스에 238단 4D 낸드를 적용하여 폼팩터를 확장한 라인업 ‘PEB110 E1.S’와 솔리다임의 ‘QLC* 고용량(60TB) eSSD’도 주력 낸드 제품으로 내세웠다.

* PCIe(Peripheral Component Interconnect Express): 디지털 기기의 메인보드에서 사용되는 직렬 구조의 고속 입출력 인터페이스
* QLC(Quadruple Level Cell): 낸드플래시는 데이터 저장 방식에 따라 ▲셀 하나에 1비트를 저장하는 SLC(Single Level Cell) ▲2비트를 저장하는 MLC(Multi Level Cell) ▲3비트를 저장하는 TLC(Triple Level Cell) ▲4비트를 저장하는 QLC로 구분됨. 동일한 셀을 가진 SLC 대비 QLC는 4배 더 많은 데이터를 저장할 수 있어 고용량을 구현하기 용이하고, 생산원가 효율성도 높음

▲ AI Memory & Storage 섹션에 전시된 D램 제품

D램으로는 AI 최적화 8U 서버인 HGX부터 최신 GPU까지 다양한 고객사의 시스템을 전시하고, 인증된 자사의 DDR5 DIMM과 HBM3E를 소개했다. 아울러 초당 최대 1.2TB(테라바이트) 데이터를 처리하는 현존 최고 성능의 AI 메모리 ‘HBM3E 12단’부터 저장과 연산을 동시에 수행하는 ‘GDDR6-AiM’*, 초당 9.6Gb(기가비트) 동작 속도를 내는 모바일 D램 ‘LPDDR5T’, 고성능 서버용 모듈 ‘MCRDIMM’*, DDR5와 장착해 기존 시스템 대비 최대 50%의 대역폭, 최대 100%의 용량 확장 효과를 내는 ‘CMM(CXL*® Memory Module)-DDR5’ 등을 한데 모아 섹션을 장식했다.

* AiM(Accelerator-in-Memory): SK하이닉스의 PIM* 반도체 제품명, GDDR6-AiM이 이에 포함됨
* PIM(Processing-In-Memory): 메모리 반도체에 연산 기능을 더해 인공지능(AI)과 빅데이터 처리 분야에서 데이터 이동 정체 문제를 풀 수 있는 차세대 기술
* MCRDIMM(Multiplexer Combined Ranks Dual In-line Memory Module): 여러 개의 D램이 기판에 결합된 모듈 제품으로, 모듈의 기본 정보처리 동작 단위인 랭크(Rank) 2개가 동시 작동되어 속도가 향상된 제품
* CXL(Compute Express Link): 고성능 컴퓨팅 시스템을 효율적으로 구축하기 위한 PCIe 기반 차세대 인터커넥트 프로토콜. 기존 D램 제품과 함께 서버 시스템의 메모리 대역폭을 늘려 성능을 향상하고, 쉽게 메모리 용량을 확대할 수 있는 차세대 메모리 솔루션

▲ NAND Tech, Mobile & Automotive 섹션에 전시된 321단 웨이퍼와 4D 낸드(앞장), ZUFS 4.0(가운데)과 Automotive용 메모리 제품(뒷장)

NAND Tech, Mobile & Automotive 섹션에서는 세계 최고층 ‘321단 웨이퍼’와 ‘321단 TLC 및 QLC 4D 낸드 패키지’ 샘플을 전시했고, 모바일향 ‘UFS 4.1’과 ‘ZUFS’* 4.0 샘플 또한 공식적으로 처음 선보였다[관련기사]. 업계 최고 성능의 ZUFS 4.0은 스마트폰 등 모바일 기기에서 온디바이스 AI를 구현하는 데 최적화된 메모리로 평가받고 있다.

* ZUFS(Zoned Universal Flash Storage): 디지털카메라, 휴대전화 등 전자제품에 사용되는 플래시 메모리 제품인 UFS의 데이터 관리 효율이 향상된 제품. 이 제품은 유사한 특성의 데이터를 동일한 구역(Zone)에 저장하고 관리해 운용 시스템과 저장 장치 간의 데이터 전송을 최적화함

▲ AI PC & CMS 2.0 섹션에 전시된 PCB01(앞장)과 CMS 2.0(뒷장)

AI PC & CMS 2.0 섹션에서는 PCIe Gen5 소비자용 SSD(Client SSD, cSSD)인 ‘PCB01’을 공개했다[관련기사]. 이 제품은 초당 14GB의 연속 읽기, 초당 12GB의 연속 쓰기 속도를 자랑하며, 이전 세대 대비 30% 개선된 전력 효율을 보여준다. 압도적인 성능을 갖춘 PCB01은 온디바이스 AI PC에 장착돼 대규모 AI 연산 작업을 효율적으로 해낼 것으로 기대를 모으고 있다.

이 섹션에서 SK하이닉스는 CXL 메모리에 연산 기능을 더한 차세대 메모리 솔루션 ‘CMS(Computational Memory Solution) 2.0’도 전시했다[관련기사]. 특히 CPU와 동등한 데이터 처리 성능을 보여준 실증·평가를 공개하며 관람객의 눈길을 사로잡았다.

▲ OCS, Niagara & CMMxSSD 섹션에 전시된 낸드 솔루션

OCS, Niagara & CMMxSSD 섹션에서는 미국 로스앨러모스 국립 연구소(Los Alamos National Laboratory, LANL)와 공동 개발한 ‘객체 기반 컴퓨팅 스토리지(Object Based Computational Storage, OCS)’를 소개했다. OCS는 컴퓨팅 노드의 도움 없이 스토리지 자체적으로 데이터 분석을 수행해 결과 값만 서버에 전송하는 솔루션이다. 이를 활용하면 방대한 양의 데이터를 이동시켜 분석하는 기존 시스템 대비 데이터 분석 성능을 크게 향상할 수 있다.

이외에도 회사는 여러 호스트(CPU, GPU 등)가 용량을 나눠 쓰도록 설계한 CXL 풀드 메모리(Pooled Memory) 솔루션 ‘나이아가라(Niagara) 2.0’을 공개했다. 이 솔루션은 유휴 메모리를 없애고 전력 소모를 줄여, 향후 AI 및 HPC(고성능 컴퓨팅) 시스템에 쓰일 것으로 전망되는 호스트들의 성능을 향상시켜 줄 것으로 기대된다.

이와 함께 CMM-DDR5를 지원하는 소프트웨어로, 자체 개발한 ‘HMSDK’도 소개했다. 시스템 대역폭과 용량을 확장해 주는 이 솔루션은 일반 D램 모듈과 CMM-DDR5 간의 효율적인 인터리빙을 통해 대역폭을 넓히고, 데이터 사용 빈도에 따라 적합한 메모리 장치로 데이터를 재배치해 시스템 성능을 개선해 준다. 최근에는 리눅스 커널을 포함한 여러 오픈소스 프로젝트에 성공적으로 반영돼, 전 세계 데이터 센터에서 CMM-DDR5가 효율적으로 사용될 수 있는 기반을 만들었다고 회사는 강조했다.

SK하이닉스는 이 섹션에서 선보인 OCS, 나이아가라 2.0의 성능 실증을 발표 세션에서 공개하고, CXL AI Memory & Storage 섹션에서 소개한 제품을 기조연설과 연계하여 설명하는 등 보다 입체적인 전시 경험을 제공하며 많은 호응을 이끌었다.

기조연설·발표 주도한 SK하이닉스… AI 메모리 리더로서 인사이트 제공해

SK하이닉스는 이번 행사에서 주요 연사로 참여하며 AI 메모리 리더로서의 면모를 보여주기도 했다.

▲ FMS 2024에 참석해 기조연설을 진행한 SK하이닉스 권언오 부사장(앞장)과 김천성 부사장(뒷장)

첫날 기조연설에는 권언오 부사장(HBM PI 담당)과 김천성 부사장(WW SSD PMO)이 무대에 올랐다. 두 임원은 ‘AI 시대, 메모리와 스토리지 솔루션 리더십과 비전(AI Memory & Storage Solution Leadership and Vision for AI Era)’을 주제로, 낸드와 D램 전 분야에서 두각을 드러내고 있는 SK하이닉스의 기술력과 비전을 공유했다.

이튿날까지 이어진 발표에도 구성원들이 주요 강연자로 참석해 반도체 공정 기술, OCS 개발 방향, 나이아가라 2.0의 특장점, HyperScale Data Center 메모리 기술 혁신을 발표했고, SOLAB 김호식 담당은 AI, HPC 및 인 메모리 데이터베이스 애플리케이션 대응하는 CXL 메모리에 대한 패널 토크에 참여했다.

특히 OCS, Niagara & CMMxSSD 섹션에서 전시한 솔루션들의 실증 발표가 많은 관심을 받았다. 관련해 정우석 팀장(Memory Systems Research)은 “고성능 컴퓨팅(HPC)의 데이터 분석 가속을 위한 객체 기반 컴퓨팅 스토리지(OCS) 표준화”를 주제로, OCS가 실제 빅데이터 응용에서 어떻게 데이터 분석 성능을 향상시킬 수 있는지에 관해 LANL과 공동 발표를 진행했다.

최정민 TL(Memory Systems Research)은 CXL을 활용해 분리된 메모리 자원을 여러 호스트가 효율적으로 공유할 수 있는 솔루션인 나이아가라 2.0에 대해 발표했다. 그는 이 솔루션을 통해 현재 데이터센터가 직면한 문제를 해결하고, 동시에 시스템의 성능까지 개선할 수 있다고 설명했다.

▲ FMS 슈퍼우먼 컨퍼런스에 참석해 기조연설을 펼친 오해순 부사장

한편, 회사는 ‘FMS 슈퍼우먼 컨퍼런스’에 공동 후원자로 나서며 ESG 활동에도 힘썼다. 이 컨퍼런스는 여성 기술 리더의 공적을 치하하고, 다양성을 지원하고자 마련한 프로그램이다. 회사가 처음 후원하는 이 프로그램에는 오해순 부사장(Advance PI 담당)이 참석해 기조연설을 펼쳤다. 오 부사장은 ‘SK하이닉스의 미래 기술 혁신과 다양성(Diversity)에 대한 이해’를 주제로 해, 여성 기술 리더들에게 응원의 메시지를 던졌다.

이번 행사를 통해 회사는 자사의 제품을 폭넓게 전시하고, 메모리 및 스토리지 기술 역량을 효과적으로 알린 것으로 평가하고 있다.

앞으로도 SK하이닉스는 AI 시대가 요구하는 스펙에 발맞추어 지속적인 기술 개발을 펼치고, 낸드와 D램을 아우르는 독보적인 AI 메모리 리더로서 입지를 굳건히 하겠다는 계획이다.

낸드플래시의 기술 동향과 전망

스토리지(Storage) 향(向) 낸드 제품, 특히 3D 낸드 제품 영역에서는 SK하이닉스를 비롯한 주요 업체들이 경쟁에 참여하고 있다. 현재까지 낸드 기업들에 의해 상용화된 3D 낸드 제품들은 대부분 128단, 176단, 232단 TLC* 및 QLC* 제품이며, 낸드 칩당 메모리 용량은 현재 512Gb(기가비트)와 1Tb(테라비트)(또는 1.3Tb)가 주를 이루고 있고, SK하이닉스는 이미 차세대 제품인 321단 4D PUC 제품 칩을 FMS 2023에서 공개한 바 있다[관련기사]. 321단 제품의 경우, 셀렉터(Selector)로 사용되는 게이트(Gate)들과 패싱 게이트(Passing Gate)들을 합친다면 한 개의 수직 스트링*에 구성된 실제 총 게이트 수는 340개를 넘을 것으로 예상된다.

* TLC(Triple Level Cell, 트리플 레벨 셀): 낸드플래시 메모리의 한 형태로서 메모리 셀당 최대 3비트의 데이터를 저장할 수 있다.
* QLC(Quad Level Cell, 쿼드 레벨 셀): 낸드플래시 메모리의 한 형태로서 메모리 셀당 최대 4비트의 데이터를 저장할 수 있다.
* 스트링(String): 3D 낸드 구조에서 한 개의 수직 스트링은 여러 개의 워드라인들, 소스와 드레인 영역 부근의 셀렉트 트랜지스터들, 그리고 몇 개의 더미 또는 패싱 게이트들로 구성된다.

낸드의 경우, 불과 10여 년 전까지도 14nm~16nm 기술을 적용한 2D 낸드 제품이 시장의 주를 이뤘다. 쿼드러플 패터닝 기술*과 에어갭* 등의 새로운 기술이 개발되고 적용됐음에도 불구하고, 비트(bit) 밀도 증가의 어려움, 공정 결함 증가, 셀 간섭(Interference) 증가 등의 이유로 인해 혁신적인 성능 향상이 어려웠다. 이에 GAA* 셀 타입을 갖는 3차원 구조로 전환하면서 SK하이닉스를 비롯한 여러 낸드 기업들은 CTN*을 기반으로 하는 3D 낸드 제품을 상용화했다.

* 쿼드러플 패터닝 기술: 단일 노광 공정으로 만들기 힘든 미세선폭의 패턴을 여러 번의 노광 공정, 박막 증착 공정, 식각 공정 기술을 추가 활용해 패턴 형성을 하는 것을 멀티 패터닝(Multi-Patterning)이라고 하는데, 한 번만 추가 활용할 경우에 이를 더블 패터닝(Double Pattering Technology, DPT)이라고 부르며, 더블 패터닝을 한번 더 반복할 경우 쿼드러플 패터닝(Quadruple Patterning Technology, QPT)이라고 부른다.
* 에어갭(Air-Gap): 회로와 회로 사이에 절연 물질이 아닌 빈 공간(Air)으로 절연층을 형성하는 기술
* GAA(Gate-All-Around): 반도체 미세화 한계 극복을 위해 도입한 기술로, 3나노 이하 초미세 회로에 도입될 트랜지스터(전류 흐름을 증폭하거나 스위치 하는 역할) 구조다.
* CTN(Charge Trap Nitride): 전하 포획 물질로 플로팅 게이트와 같이 3D 낸드에서 데이터를 저장하는 물질

반면, 플로팅 게이트* 기반의 3D 낸드를 CMOS-under-Array(CuA) 구조로 상용화한 낸드 기업들도 있었다. 이외에도 여러 연구소, 대학교, 장비회사들은 VRAT, VSAT, VCSTAR 등 여러 가지 다양한 3D 낸드 구조를 제안하기도 했다. 이런 수많은 기술 개발 끝에 현재 상용화된 기술들은 ▲BiCS* ▲P-BiCS* ▲T-CAT V-NAND* ▲FG-CuA* ▲Xtacking* 등이며, CuA 개념이 접목된 ▲CoP*와 ▲4D PUC* 등의 기술이 최근 TLC 및 QLC 제품군에 적용되고 있다. SK하이닉스의 경우, 96단 낸드 제품부터 4D PUC를 적용했다.

* 플로팅 게이트(Floating Gate, FG): 전원이 꺼져도 전자의 값을 보관할 수 있는 공간으로 이후 플래시 메모리에 적용된다.
* BiCS(Bit Cost Scalable): 도시바 메모리와 샌디스크에서 제안한 3차원 낸드 구조
* P-BiCS(Pipe-Bit Cost Scalable): BiCS 구조의 하부에 Pipe(도관) 형태의 연결 게이트를 형성해 낸드 스트링을 서로 연결해 주는 3차원 낸드 구조
* T-CAT V-NAND(Terabit Cell Array Transistor Vertical NAND): 삼성전자가 제안한 3차원 낸드 구조
* FG-CuA: Poly-Si(폴리-실리콘) 전하 저장체를 활용한 낸드 셀 어레이 아래에 CMOS 주변회로를 형성한(CMOS under Array) 3차원 낸드 구조
* Xtacking: 중국 업체에서 자체 개발한 낸드 제품에 적용 중인 웨이퍼 본딩 기술이며 하이브리드 본딩 기술을 활용하고 있다.
* CoP(Cell array-on-Periphery): 셀의 제어를 담당하는 주변회로를 데이터 셀 어레이 아래에 배치해 표면적을 줄이는 기술
* PUC(Peri Under Cell): 셀 영역 하부에 셀 작동을 관장하는 주변회로(Peri.)를 배치해 전체 면적을 줄이고 적층 수를 늘리는 기술

162단에서 처음으로 CuA 개념을 적용한 한 업체는 218단 조기 개발에 주력하고 있다. 특히 이 제품은 하이브리드 본딩 기술을 처음으로 적용하는 제품(CMOS Bonded Array, CBA)인 만큼 고용량, 고집적, 고성능, 저비용 등의 여러 시도가 이뤄지고 있다.

상용화된 3D 낸드를 살펴보면, 전반적으로 비트 밀도는 200대 단 TLC 기준 15~16Gb/mm², QLC 기준 19~20Gb/mm² 수준까지 도달했다. 워드라인 수직 방향 선폭(Pitch)은 지속적으로 감소해 일부 제품에서는 이미 최소 구간에서 42~43nm까지 감소했다. 이에 더해 일부 업체들은 Deck* 사이의 두꺼운 버퍼 레이어를 제거함으로써 공정 효율성과 제품의 성능을 개선했다.

* Deck: 3차원 낸드 구조 형성 시에 단수가 높아짐에 따라 한 번에 수십, 수백 단을 형성하기 어려우므로 이를 두 차례 또는 그 이상으로 나누어 구조를 형성하는 공정을 활용한다. 이 경우 여러 개의 Deck이 낸드 셀 어레이를 형성해 적층 모양을 갖게 된다. 통상적으로 한 개의 Deck은 48~128개의 수직 낸드 셀로 구성돼 있다.

▲ 그림 1: 하이브리드 본딩 기술이 적용된 3D 낸드 제품의 예시 ‘Xtacking 본딩 영역’ (출처: TechInsights Report AME-2304-801 published on July 17, 2023)

향후 3D 낸드의 경우에도 D램과 마찬가지로 하이브리드 본딩 기술이 적용 및 확대될 것으로 예상된다. SK하이닉스를 비롯한 주요 낸드 기업들은 현재 하이브리드 본딩 공정 기술을 평가하고 있는 상황이며, 업체별로 하이브리드 본딩 공정을 적용해 Gen2(Xtacking 1.0, 64단) 이후부터 현재의 Gen4 232단 Xtacking 3.0까지 양산하거나, 218단부터 하이브리드 본딩 공정을 적용한 3D 낸드 CBA 구조를 출시한다는 계획이다.

3D 낸드의 단수는 현재의 200~300단 수준에서 향후 수년 내에 500~600단의 제품이 개발될 것으로 보이며, 이 경우, TLC 칩 기준으로 2Tb 다이(Die)가 주요 제품군이 될 것으로 예상된다. 하지만, 여러 가지 도전 과제들 역시 만만치 않다. ▲스트링/셀 전류(Cell Current) 확보 ▲HARC* 장비/공정 개발 ▲극저온 에칭* 적용 확대, ▲Carrier Mobility* 증가 ▲Stress/Warpage 보상 공정* ▲무결점 하이브리드 본딩* 기술 ▲X-&Y- 셀 미세화* ▲Multi-Bonded 낸드* 기술 확보 ▲CMOS/Peripheral Area Scaling* 등의 과제 해결을 위한 노력이 지속돼야 한다.

* HARC(High Aspect Ratio Contact): 높은 종횡비를 갖는 컨택을 의미하며 특히 단수가 증가한 3차원 낸드의 경우에는 종횡비가 50 이상으로 매우 높아서 식각 공정 및 증착 공정에서 높은 종횡비를 감안한 공정 및 장비가 필요하다.
* 극저온 에칭: 저온 또는 극저온 식각장비를 의미하며 공정 온도가 낮아질수록 특히 극저온 상태로 갈수록 높은 종횡비를 갖는 컨택 공정에 유리하다.
* Carrier Mobility: 전류는 곧 전자의 흐름이므로 전자(캐리어)의 이동도를 증가시켜 주는 것이 셀 전류를 확보하는 방법의 하나가 될 수 있다.
* Stress/Warpage 보상 공정: 3차원 낸드 구조 형성 공정 시에 단수가 증가함에 따라 옥사이드와 나이트라이드 막질 증착 증가로 인한 막질 스트레스 증가와 이에 따른 웨이퍼의 휨(Warpage) 현상이 나타나게 되는데 이를 개선하는 공정이다.
* 무결점(Defect-Free) 하이브리드 본딩: 반도체 웨이퍼 또는 반도체 칩을 본딩하는 경우, Cu(구리) 배선 공정과 평탄화 그리고 열처리 기술을 접목하여 사용하는데, 배선 패턴의 높낮이 및 돌출 정도, 평탄화 공정 조건에 따라 발생할 수 있는 미세 동공 등의 결함을 없애는 기술이다.
* X-&Y- 셀 미세화: X-축 및 Y-축 방향으로의 미세화
* Multi-Bonded 낸드: 사용 가능한 웨이퍼 본딩(하이브리드 본딩) 기술을 확대해 여러 번의 낸드 셀 어레이 적층 또는 여러 장의 낸드 어레이 웨이퍼와 주변회로 웨이퍼를 본딩하는 기술이다.
* CMOS/Peripheral Area Scaling: 메모리의 주변회로에 필요한 트랜지스터들이 형성된 영역을 더욱 미세화하기 위한 노력을 의미한다.

지금까지, D램과 낸드플래시로 대표되는 메모리 시장의 동향을 함께 살펴봤다. 누군가는 메모리의 중요성을 간과하기도 한다. 하지만 메모리 없이는 어떠한 반도체 제품의 미래도 없다. 미래를 상징하는 AI, 사물인터넷(IoT), 클라우드, 메타버스, 게임, 자율주행, 우주 산업, 무인 의료 서비스 등 모든 분야는 메모리 기술의 발전이 없이는 이룰 수 없는 것들이다. 지금까지도 잘해 왔지만, 다가올 미래에 획기적인 기술 혁신을 위해, 메모리 강국 대한민국의 SK하이닉스와 같은 기업이 모든 영역에서 리더십을 발휘하기를 바란다.

“모든 구성원이 ‘원팀(One Team)’ 마인드로 고군분투하며 낸드 모바일 저장장치(Storage)를 개발하고 있습니다. 힘겨운 과정이란 것을 잘 알기에 이 상의 무게가 남다르게 다가옵니다. 상이 주는 의미를 더 깊이 간직하고, 더 책임감 있게 일하겠습니다.”

SK하이닉스 Solution개발 조경구 팀장이 지난 6일 열린 산업통상자원부 주관 2023년 대한민국 산업기술 R&D 대전에서 ‘산업기술진흥 유공 대통령 표창’을 받았다.

산업기술진흥 유공은 신기술 실용화로 국가 산업 발전에 기여한 공이 큰 기술인을 대상으로 포상하는 제도로, 산업기술의 중요성에 대해 국민적 공감대를 형성하고 우리 기술의 우수성을 알리고자 마련된 국내 최고 권위 기술상 중 하나로 꼽힌다. 이날 조 팀장은 대통령 표창을 받으며, 기술 혁신은 물론 수출 확대에 기여한 공로를 인정받았다.

조 팀장의 공적은 ▲세계 최초로 4D 낸드(NAND Flash) 기반 초고속 UFS* 4.0(이하 UFS 4.0)을 개발하고 ▲국내외 모바일 저장장치의 세대교체를 이끈 것이다. 특히 조 팀장은 중화고객* 품질평가 3년 연속 1위를 달성할 만큼 높은 품질의 UFS를 개발해, 중국 모바일 제조사들의 차세대 저장장치 도입을 앞당겼다고 평가받는다.

이를 통해 국가 수출 실적 향상에도 기여했다. 지난 6년간(2017~2022년) SK하이닉스가 고성능·저전력 모바일 저장장치로 거둬들인 수출 수익은 2조 3,000억 원에 달한다.

* UFS(Universal Flash Storage): 모바일 저장장치 규격 중 하나로, 기존 eMMC(embedded MultiMediaCard)와 달리 동시 읽기·쓰기가 가능하다. PC 저장장치(SSD)의 빠른 속도와 모바일 저장장치(eMMC)의 저전력 특징을 모두 갖춘 규격으로, 4.0 버전까지 개발됐다.
* 중화고객: Xiaomi, OPPO, ViVO 중국 모바일 제조사

국제반도체표준화기구(JEDEC)에 제안해 모바일 저장장치 기술 표준화를 주도한 점 또한 조 팀장의 핵심 공적이다. 지난 수 년간 조 팀장과 팀원들은 UFS 관련 기술 총 22건을 표준화했다. 국내 기술로 표준화를 선점하며 기술 우위를 확보, 국가 위상을 크게 높였다는 평가다.

▲ 12월 6일 열린 산업통상자원부 주관 2023년 대한민국 산업기술 R&D 대전에서 조경구 팀장이 산업기술진흥 유공 대통령 표창을 받았다(왼쪽에서 세 번째).

조경구 팀장은 “산업기술진흥 유공은 개인적 성과이기보다 구성원 모두가 함께 이뤄낸 성과이기에 동료들에게 감사하다”며 “수상의 기쁨을 같이 고생했던 구성원들과 나누고 싶고, 우리가 한 일에 대한 자긍심을 함께 느꼈으면 좋겠다”고 소감을 밝혔다. 또, 그는 “Solution개발 조직의 제품이 지속해서 세계 최고의 지위를 이어갈 수 있도록 더 노력하겠다”고 밝혔다.

뉴스룸은 조경구 팀장을 만나 그가 이룬 공적을 돌아봤다. 아울러 모바일 저장장치의 미래 비전까지 자세히 들어봤다.

모바일 저장장치 솔루션 전문가, UFS 시장을 열다

조경구 팀장은 지난 10년간 SK하이닉스의 모바일 저장장치 개발을 주도한 핵심 인력이다. 회사의 UFS 사업은 물론 전 세계 UFS 시장의 판도를 바꾸었다 해도 과언이 아닐 만큼 그가 남긴 족적은 크고 깊다.

UFS 시장은 2016년 무렵부터 eMMC를 대체하며 몸집을 키웠다. 같은 시기 SK하이닉스는 본격적으로 제품을 양산하며 세대교체를 주도했다. UFS 1세대부터 개발에 참여했던 조경구 팀장은 2016년 상용화 버전인 2.0 제품을 내놓으며 시장 생태계를 확장하는 데 앞장섰다.

▲ 조경구 팀장이 UFS로 모바일 저장장치의 세대교체를 이뤘던 순간을 이야기하고 있다.

“당시 모바일 저장장치를 새로운 규격으로 교체하는 건 매우 큰 도전이었습니다. 배터리 효율과 성능 등에 대한 이점이 없다면 모바일 제품을 만드는 제조 업체들은 기존에 사용하던 저장장치 기술을 바꾸려고 하지 않습니다. 저를 비롯한 개발진은 심기일전해 안정성과 호환성을 확보하면서 2배 이상의 성능을 가진 UFS를 선보였는데요. 이것을 시작으로 UFS 시장의 새로운 생태계가 열렸다고 생각합니다.”

절치부심 8년… 독자 기술 더하며 4D 낸드 기반 UFS 4.0을 내놓다

이후 8년 동안 회사도 제품도 많은 변화를 겪었다. 2017~2022년 모바일 저장장치 수출액은 2조 3,000억 원을 기록하며 실적도 크게 뛰었다. 중화고객 대상 ‘품질 1위’라는 성과도 달성했다.

그 사이 UFS는 4.0 버전으로 탈바꿈했다. 조경구 팀장은 ‘쓰기 가속’, ‘데이터 분리 저장’, ‘맞춤형 디스크 정리’ 등 기존 UFS에서 선보였던 혁신 기술까지 접목해 초고속에 안정성까지 갖춘 제품을 내놓았다.

▲ 조경구 팀장이 SK하이닉스 4D 낸드 기반 UFS 4.0 제품의 특장점을 설명하고 있다.

“이번 제품의 연속읽기 속도는 4,200MB/s, 연속쓰기 속도는 3,600MB/s 수준입니다. 4D 낸드의 뛰어난 성능 덕분에 eMMC 대비 20배, UFS 3.1 대비 2배 빨라졌습니다. 여기에 쓰기 가속으로 속도를 5.5배 높였고, 속성별로 데이터를 분리 저장하는 기술로, 데이터 신뢰성을 11.7% 높였습니다. 또, 성능 저하가 발생하기 전 맞춤형 디스크 정리를 수행해 안정적인 성능을 유지하는 기술도 더했습니다.”

이렇게 탄생한 UFS 4.0은 또 다른 세대교체를 예고하고 있다. 회사는 이번 제품이 기존 UFS 3.1을 대체하며, 시장의 고성능 요구를 만족할 것으로 기대하고 있다.

10년의 땀방울로 대한민국 기술 경쟁력과 위상을 높이다

조경구 팀장과 팀원들은 UFS 고도화 과정에서 JEDEC 기술 제안을 꾸준히 진행하며, 기술 표준화 또한 주도했다. UFS 기술 표준만 22건을 달성했고 관련 특허는 50개가 넘는다.

기술 표준을 준수하여 제품화시키고 이를 특허와 연계하는 것은 SK하이닉스의 기술 우위를 증명하는 것이다. 최근 조 팀장은 UFS 4.0에 적용한 고속 처리 보안 규격(Advanced-RPMB*)을 선행 개발 및 표준화하는 데 성공해 회사의 기술 우위를 다시 한번 입증했다.

* Advanced-RPMB: RPMB(Replay Protected Memory Block, 재생 보호 메모리 블록)은 특정 명령에 의해 읽기·쓰기를 할 수 있도록 해 보안 기능의 역할을 담당한다. Advanced-RPMB는 이 보안 기능을 더 빠르게 처리하도록 업그레이드 한 기술이다.

▲ 조경구 팀장은 UFS 4.0을 개발하고, 모바일 저장장치 세대교체 및 JEDEC 기술 표준화를 주도한 공로를 인정받아 산업기술진흥 유공 대통령 표창을 받았다.

“UFS 1세대 개발을 시작으로 10년간 쌓은 성과 덕분에 산업기술진흥 유공이라는 큰 상을 받을 수 있었습니다. 상도 중요하지만, 이 같은 기술적 성과는 더 큰 의미를 갖습니다. SK하이닉스, 더 나아가 대한민국의 위상을 높였다는 것입니다. 우리 회사는 이제 세계 유수의 기업과 당당히 어깨를 나란히 하고 있습니다. UFS 기술을 고도화하며 동료들과 함께 흘린 땀방울이 회사와 국가의 기술 경쟁력과 위상을 높이는 데 기여했을 것이라 생각합니다.”

UFS 4.0을 넘어 AI 시대를 향하다

조경구 팀장은 이러한 성과의 비결로 고객의 ‘페인 포인트(Pain Point)’를 미리 알고 대응한 점을 꼽았다. 스마트폰 개발 경험이 풍부한 조 팀장과 팀원들은 이 경험을 토대로 고객 제품을 꾸준히 모니터링했다. 팀은 지난 10년 동안 고객의 요구를 꾸준히 확인하며 기술을 고도화했고 혁신 제품이 탄생할 기반을 다졌다.

“낸드의 경우 쓰기 속도가 읽기 속도보다 느립니다. 10년간 제품을 개발하며 많은 고객이 쓰기 속도를 더 향상하길 바란다는 걸 알고 있었죠. 이를 해결하고자 쓰기 가속 등의 신기술을 개발했고, 고객 니즈에 최적화된 UFS 4.0 제품 개발에 성공할 수 있었습니다.”

이 과정에서 고객과 기술 협약을 맺고 선행 개발에 나서는 등 SK하이닉스만의 개발 문화는 큰 힘이 되었다. 특히 조 팀장은 원팀 문화가 빛을 발했다고 힘주어 말했다. 모두가 나의 업무처럼 프로젝트에 임한 덕분에 이슈 없이 개발을 마칠 수 있었다는 것이다. 조 팀장이 강조하는 또 다른 성공 비결이다.

▲ 조경구 팀장이 산업기술진흥 유공 대통령 표창장 옆에서 포즈를 취하고 있다.

“펌웨어개발, SoC개발, 검증테스트 등 관련된 모든 조직이 하나의 몸처럼 움직였는데요. 원팀 문화와 함께 과감하게 도전할 수 있는 환경을 조성해 준 Solution개발 임원들의 리더십도 많은 도움이 되었습니다.”

수많은 협력과 노하우로 빚어낸 UFS 4.0은 플래그십 모바일 제품에 채용되는 것을 시작으로, 스마트폰 기술 가속화를 이끌 것으로 보인다. 특히 고성능 카메라를 탑재하면서, 작은 전력으로 고용량·고화질 데이터를 빠르게 읽고 쓰는 성능이 더욱 중요해진 스마트폰 트렌드를 완벽하게 맞출 것으로 예상된다.

조경구 팀장은 여기서 만족하지 않고 미래를 향해 한 발 더 나아간다. ‘인공지능(AI)’이라는 커다란 산이 남아 있기 때문이다. 생성형 AI 시대에 발을 맞추기 위해 모바일 저장장치가 도전할 과제는 산적해 있다.

“내년부터는 온디바이스(On-Device) AI* 스마트폰이 속속 등장할 것입니다. 여기에는 대용량 데이터를 학습하고, 추론하는 거대언어모델(Large Language Model, LLM)이 탑재되죠. LLM의 데이터를 다루기 위해선 UFS의 연속읽기·쓰기 성능이 더욱 빨라져야 하는데요. 이에 Solution개발은 AI용 제품을 개발하는 데 온 힘을 쏟고 있습니다. 지난날 UFS 시대의 포문을 열고 세대교체를 이뤘듯이 우리는 AI 시대의 중심에서 UFS 시장을 주도할 수 있도록 최선을 다하겠습니다.”

* 온디바이스(On-Device) AI: 인터넷 접속 없이 스마트폰과 같은 단말기 내에서 바로 AI 연산과 추론을 처리하여 효율을 높이는 개념

SK하이닉스가 지난 8월 플래시 메모리 서밋(Flash Memory Summit, FMS) 2023에서 321단 1Tb(테라비트) TLC 낸드플래시(NAND Flash)를 공개했다. 세계 최초 300단 진입 사례다. 2018년 96단 4D 낸드를 선보인 SK하이닉스는 더 작게 만들고 더 많이 쌓으면서 안정성과 생산성까지 높인 선행기술을 확보, 최고층 기록을 경신하고 혁신적인 4D^2.0 낸드 기술을 발표했다[관련기사].

Pathfinder에서는 낸드 혁신의 핵심인 4D 낸드 기술을 자세히 알아본다. ▲Cost-effective 3-Plug 형성 ▲Sideway Source ▲All PUC(Peri. Under Cell) ▲Advanced CTF(Charge Trap Flash) 등 적층 및 성능 향상에 특화된 4D^1.0 기술부터 ▲MSC(Multi Site Cell) 등 적층 한계를 극복하는 4D^2.0 기술까지, 계속해서 진화하는 SK하이닉스의 4D 낸드 기술을 만나보자.

기초부터 차근차근 ‘낸드 이해하기’

이번 기술을 이해하기 위해선 낸드의 기본 개념과 용어를 짚고 갈 필요가 있다.

먼저 셀(Cell)은 정보가 저장되는 가장 작은 단위다. 컨트롤 게이트(Control Gate), 플로팅 게이트(Floating Gate) 등으로 이뤄졌다. 컨트롤 게이트에 전압을 가하면 통로를 이동하던 전자가 플로팅 게이트에 저장된다.

낸드는 이곳에 쌓인 전자를 통해 셀을 0 또는 1의 상태로 구분해 정보를 저장한다. 이 상태는 셀에 들어 있는 전자 개수로 구분한다. 예컨대 전자가 적으면 0, 많으면 1로 읽는 식이다.

낸드는 하나의 셀에 얼마나 많은 정보(bit, 비트)를 저장하느냐에 따라 다양하게 제작된다. SLC(Single Level Cell-1비트), MLC(Multi Level Cell-2비트), TLC(Triple Level Cell-3비트), QLC(Quadruple Level Cell-4비트), PLC(Penta Level Cell-5비트) 낸드 등으로 나뉜다.

마지막으로 단위를 알아보자. 기가(Giga)는 10억이고, 테라(Tera)는 1조다. 512Gb(기가비트)는 5,120억 개의 비트를 저장할 수 있고, 1Tb(테라비트)는 1조 개의 비트를 저장할 수 있다. 즉, 1Tb 용량의 TLC 낸드 제품의 경우 한 셀에 3비트를 저장하므로 1조의 1/3 수준인 약 3,300억 개 이상의 셀을 가졌다고 볼 수 있다.

셀을 더 많이 쌓아 칩을 더 작게 만드는 기술: 4D^1.0

SK하이닉스는 이 같은 대규모 낸드를 제작하기 위해 4D^1.0으로 명명한 네 가지 기술을 대표적으로 활용하고 있다.

▲ Cost-effective 3-Plug 형성

반도체 기술의 주요 목표는 원가 절감이다. 이를 위해 셀을 더 많이 쌓아 칩 크기를 줄이고, 한 장의 웨이퍼에서 최대한 많은 칩을 만들어 원가를 낮춘다.

이때 기판을 한 층씩 쌓고, 셀 형성 작업을 층마다 반복하면 제조비가 증가해 비효율적이다. 때문에 여러 층의 기판을 먼저 쌓고, 층을 관통하는 수직 구멍을 낸 후 구멍 옆으로 셀을 한 번에 형성한다. 이 수직 구멍을 ‘플러그(Plug)’라 부른다.

그런데 적층 수가 증가하면 플러그를 바닥끝까지 형성하는 과정이 어려워진다. 현존하는 반도체 식각 장치로는 한 번에 100층(단) 정도만 뚫을 수 있기 때문이다. 따라서 300층 이상 구현하려면 기판을 100층씩 쌓고 3번의 플러그 식각 과정을 진행해야 한다. 이때 제조 비용을 최소화하기 위해선 셀 형성을 포함해 모든 공정을 모든 층에서 한 번에 진행하는 기술이 필요하다.

SK하이닉스는 전압을 가하는 주요 구조물(워드 라인* 및 워드 라인 계단*), 전자의 이동 통로 등을 한 번에 제작하는 단일 공정을 진행, 공정 비용을 최소화하며 최고 수준의 집적도를 갖춘 321단 4D 낸드 샘플을 지난 8월 공개했다[관련기사].

* 워드 라인(Word Line): 각 층의 낸드 셀의 컨트롤 게이트를 묶는 구조
* 워드 라인 계단: 각 층의 워드 라인을 각기 상면으로 노출시키기 위한 계단 형상의 구조

▲ Sideway Source

‘Sideway Source’는 전자의 이동 통로인 플러그 및 낸드층 하단(채널 및 소스 라인*)을 측면에서 수평으로 연결하는 기술을 말한다.

* 채널 및 소스 라인(Channel & Source Line): 전자의 이동 통로는 낸드층 상단 비트 라인**에서 출발해 플러그 내부 채널과 낸드층 하단 소스 라인으로 연결되는데, 이때 소스 라인에서 흘러나온 전자가 채널을 타고 낸드층 상단으로 올라가며 각각의 플로팅 게이트에 저장된다.
** 비트 라인(Bit Line): 워드 라인에 인가된 전압에 따라 셀에 저장된 전자 수를 알려주는 통로

플러그 내부에서 전자가 다니는 길은 CTF막*으로 둘러싸여 있다. 그러므로 플러그와 낸드층 하단이 맞닿은 지점에서 CTF막을 제거해야 두 이동 통로를 연결할 수 있다.

기존에는 플러그 상단에서 식각 가스를 주입해 플러그 바닥의 CTF막을 수직으로 제거했다. 하지만 2개 이상의 플러그를 쌓기 시작하면서 플러그의 중심이 정렬되지 않았다. 이에 따라 식각 가스가 하단부까지 도달하지 못했고, 셀로 사용되는 플러그 측면 CTF막을 손상시켰다.

* CTF막: 플로팅 게이트를 대체하는 산화막·질화막의 복합막

SK하이닉스는 수직이 아닌 수평으로 연결해 난제를 풀었다. 식각 가스를 별도 통로로 주입해 낸드층 하단에 도달시키고, 이곳을 가로질러 통과시켜 플러그 양옆 CTF막을 제거했다.

Sideway Source 기술을 활용하면 플러그 내부로 식각 가스를 직접 주입하지 않으므로 플러그의 정렬이 어긋나더라도 내부가 손상되지 않아 불량품이 발생할 우려가 줄어든다. 이를 통해 SK하이닉스는 불량률을 크게 줄이며 생산성을 높였고, 다중 적층 시 우려되던 비용 증가 문제도 단번에 해결했다.

SK하이닉스는 업계 최초로 2018년부터 4D 낸드를 공급, 낸드층 하단에 빈 공간(Void)이 발생하지 않도록 통로를 정밀하게 수평 연결하는 고유한 노하우를 쌓았다. 이를 바탕으로 회사는 238단 낸드의 제조 효율을 34% 끌어올렸고(176단 대비)[관련기사], 321단 낸드로 경쟁 우위를 확보했다.

▲ All PUC(Peri. Under Cell)

PUC는 구동회로(Peri.)*를 셀 하부에 넣어 전체 면적을 줄이고 적층 수를 늘리는 기술이다. 지난 2018년 SK하이닉스는 PUC로 새로운 구조의 낸드를 구현, 4D 낸드로 명명하고 본격적인 제품 개발에 나섰다. 현재는 줄어든 셀에 맞춰 구동 회로를 셀과 같거나 셀보다 작은 크기로 미세화하는 기술까지 발전했다. 이를 ‘All PUC’로 부른다.

* 구동 회로(Peri.): 셀을 제어하는 회로

SK하이닉스는 트랜지스터의 크기와 개수를 줄여 구동 회로를 더 미세화하고, 이를 셀 하부 빈 공간에 최대한 배치하는 방식으로 고도화하고 있다. 주차장에 비유하자면 옥외 주차장을 지하 주차장으로 변경한 후 재료인 벽돌의 크기까지 줄이고, 이를 빈틈 없이 오밀조밀 쌓아 더 작고 밀도 높은 주차장을 만드는 방식이다.

특히 이 기술은 238단 512Gb TLC 낸드에서도 고유의 기술로 최초 구현하여 큰 효과를 냈다[관련기사]. SK하이닉스는 238단 낸드의 칩과 구동회로 크기를 이전 세대 대비 30% 이상 줄여 생산 효율을 끌어올리고 원가 경쟁력을 확보했다. 회사는 칩과 구동회로 축소가 필요한 향후 제품에도 지속해서 이 기술을 적용할 수 있도록 노하우를 쌓고 완성도를 높일 예정이다.

▲ Advanced CTF(Charge Trap Flash)

‘Advanced CTF’는 기존 CTF 대비 더 많은 전자를 강하게 붙잡아 데이터 변형을 최소화하는 기술이다. CTF란 전자를 플로팅 게이트(도체)가 아닌 CTF(부도체)에 저장하는 것을 말한다.

업계는 전자 저장 공간을 부도체로 바꿔 도체에서의 셀 간섭* 문제를 해결했다. 하지만 CTF에서는 전자가 종종 이탈하는 문제가 발생했다. 전자는 CTF를 이루는 물질(질소·규소 화합물)의 빈 공간에 저장되는데, 이 물질은 불안정한 영역을 품고 있다. 이 불안정한 영역에 전자가 저장되면, 곧 결합이 끊어지며 전자가 튕겨 나가 데이터 손실이 발생한다.

* 셀 간섭: 소자 미세화 영향으로 특정 셀 내 전자가 인접 셀 내 전자의 영향을 받아 데이터가 변형되는 현상

CTF를 이루는 물질은 나뭇잎, 이를 결합하는 매개는 나뭇가지, 불안정한 매개는 약한 나뭇가지에 비유할 수 있다. 즉 약한 나뭇가지에 새가 앉으면 부러지듯, 불안정한 매개에 전자가 붙으면 쉽게 부러지는 것이다.  SK하이닉스는 가지에 가시를 붙여 새의 접근을 막듯 불안정한 영역을 수소로 메꿔 전자가 들어가지 못하도록 차단하고, 나뭇가지 수를 늘려 더 많은 전자를 저장할 수 있게 했다. 이것이 ‘Advanced CTF’다.

이 기술의 강점은 전자 이탈을 최소화해 CTF에 저장된 전자 개수 총량을 늘리는 것이다. 총량이 늘면 전자 수 구분 능력이 향상돼, 읽기 오류가 줄고 지연 시간이 크게 감소한다.

낸드의 경우 전자 개수에 따라 0, 1 등의 상태를 구분한다고 앞서 말했다. 여기서 총량이 적으면 전자 수 구분 능력이 떨어져, 오류 확률과 지연 시간이 늘어난다.

예컨대 SLC에서 전자 수 10개로 정보를 구분한다고 했을 때 전자 수가 1~5개면 0으로 읽고, 6~10개면 1로 읽는다. 이때 이탈하는 전자가 발생한다. 10개 중 5개가 이탈해 5개만 남으면, 1로 처리했던 데이터가 변형되며 에러가 발생한다. 이 문제는 MLC 이상 셀을 세분화할수록 커진다.

한 셀에 3비트 정보를 담는 TLC는 000부터 111까지 총 8개의 상태를 구분해야 한다. 총 전자가 10개로 동일하면 1개의 상태당 1~2개 전자 수를 할당해야 한다. 5개씩 할당하는 SLC 대비 큰 차이다. 이러면 전자가 조금만 이탈해도 데이터가 변형된다.

총 전자 수 100개로 정보를 구분한다고 해보자. 이 경우 전자 수가 0~50개면 0으로 읽고, 51~100개면 1로 읽는다. 전자가 이탈해도, 총량이 많다 보니 정보를 잘못 판독할 우려가 크게 준다. 오류가 없으니, 지연 시간도 감소해 읽기 속도가 빨라진다.

SK하이닉스는 176단 낸드를 시작으로 Advanced CTF를 적용하고 있는데 176단 낸드의 경우[관련기사], 전자 수 구분 능력이 25% 향상된 수치를 자랑한다. 이를 통해 더 낮은 지연 시간을 달성한 SK하이닉스는 즉각적인 데이터 처리가 중요한 게이밍 및 오토모티브 시장에 대응해 나가고 있다.

적층과 더불어 셀의 수평 집적도를 늘려 용량과 성능을 높이는 기술: 4D^2.0

적층이 반복될수록 제조 비용은 계속해서 높아진다. TLC 이상 비트 수를 늘리는 것과 추가 비용까지 고려하면 더 이상 원가 절감이 어려운 시점이 오게 된다. 이에 SK하이닉스는 적층 수를 높이는 동시에 셀의 수평 집적도를 늘려, 비용 대비 저장 용량을 지속적으로 향상하는 기술을 개발하고 있다. 이번 편에서는 다양한 4D^2.0 기술 중 수평 집적도를 구조적으로 개선하여 비트 수를 획기적으로 높인 기술을 소개한다.

▲ MSC(Multi Site Cell)

수평 집적도를 증가시키는 방법은 크게 두 가지다. 첫 번째는 전자 수를 세분화해 셀 하나에 더 많은 정보(비트)를 담는 MLC(Multi-Level Cell) 기술이다. SLC부터 QLC까지 세분화한 낸드가 여기에 속한다. 두 번째는 하나의 셀 안에 전자가 저장되는 공간(Site)을 구조적으로 증가시켜 더 많은 정보(비트)를 담는 MSC(Multi Site Cell) 기술이다.

MLC 기술은 현재 4비트 QLC까지 상용화했지만, 5비트 PLC 이후의 기술은 성능과 신뢰성 유지가 어려워지고 있다. 앞서 언급한 전자 수 구분 능력의 한계 때문이다.

예를 들어 MLC로 6비트 HLC(Hexa Level Cell)를 구현할 경우, 64개의 상태*를 구분해 데이터를 저장해야 한다. 이러면 각 상태를 구분할 전자 수 차이가 너무 적어 오류가 쉽게 발생하고, 시간도 오래 걸린다. 4비트 QLC 대비 전자 수 구분 능력은 4배 떨어진다.

* 000000부터 111111까지 총 64개의 경우의 수

반면 MSC로 HLC를 제작할 경우, 8개의 상태*를 2개 공간에 나눠 만들고 이를 곱하여 64개의 상태를 구현해 데이터를 저장한다. 4비트 QLC와 비교하면 전자 수 구분 능력이 2배 증가한다. 즉 HLC급 용량이면서 TLC 수준의 속도를 낸다는 이야기다. SK하이닉스는 MSC 활용 시 읽기·쓰기 속도에서 약 20배* 향상이 있는 것을 확인했다.

이러한 MSC는 고용량·고속도·신뢰성을 장점으로 향후 멀티모달 AI*에 가장 적합한 SK하이닉스의 낸드가 될 것이다.

* 000부터 111까지 총 8개의 경우의 수
* 5비트 일반 셀과 2.5비트 × 2.5비트 MSC 비교 결과
* 멀티모달 AI: 텍스트, 음성, 이미지 등을 동시에 처리할 수 있는 인공지능

이번 Pathfinder에서는 현재와 미래를 이끌어갈 SK하이닉스의 4D 낸드 기술을 살펴봤다. 낸드의 강자로 빠르게 부상 중인 SK하이닉스는 4D^1.0 기술로 낸드의 비용·효율을 높이고 성능을 향상하는 한편, 4D^2.0 기술로 머지않을 미래에 도래할 적층 한계를 극복해 나간다는 계획이다.

이 부사장은 1997년 식각공정 엔지니어로 입사한 이래 25년간 현장을 누볐다. DRAM과 NAND 공정 개발 업무를 두루 경험했으며 이천, 청주, 중국 우시 사업장을 모두 거쳤다. 특히, 그는 자타공인 최고의 수율 관리 전문가다. 그는 3D NAND 양산 초기 불량률을 잡고 생산 수율을 90% 이상으로 끌어올리며 SK하이닉스의 NAND 경쟁력을 높이는 데 크게 기여한 바 있다. 이러한 공로를 인정받으며 2020년 6월 대한민국 엔지니어상을 수상하기도 했다.

경험과 관록의 이 부사장은 이제 전사 NAND Flash의 수율 관리를 총괄하는 중책을 맡았다. 뉴스룸은 그를 만나 NAND 경쟁력 확보를 위한 계획과 그동안 여러 위기를 극복해온 SK하이닉스만의 저력에 관해 이야기 나누어 보았다.

빠른 수율 확보로 차세대 NAND Flash 주도권 잡겠다

반도체 생산에서 ‘수율’은 곧 기술력의 상징이다. 제품 중 양품(良品) 비율을 뜻하는 수율은 선행 기술 개발부터 제품 개발, 양산까지 이어지는 전 과정의 종착역이다. 때문에 제품의 생산성과 원가 경쟁력을 아우르는 최종 지표라고 할 수 있다. 그런데 공정 난이도가 증가할수록 생산 확대(Ramp-up) 과정에서 안정적인 수율 확보는 점점 더 어려워지고 있다.

올해 이 부사장의 목표는 양산 이관 과정에서 기술의 난이도가 높아질 때마다 겪는 고질적인 어려움을 개선해 빈틈없는 양산 역량을 확보하는 것이다.

“양산은 가장 많은 비용이 투입되면서 실제 매출과 직결되는 부분이다. NAND Flash 제품 자체의 기술 경쟁력은 이미 갖췄다. 양산 과정에서 원가 경쟁력까지 높일 수 있다면 SK하이닉스가 충분히 시장을 선도할 수 있기 때문이다.”

이 부사장은 반도체 공정 과정을 ‘진주를 알알이 꿰는 과정’이라고 비유했다. 진주 하나하나의 퀄리티뿐만 아니라 그것을 연결하는 과정도 제품 전체의 퀄리티를 좌우한다는 것이다. 그래서 현장의 여러 단계에서 적극적으로 커뮤니케이션하고 협업을 통해 시너지를 내는 환경을 조성하겠다는 계획을 밝혔다.

“4D NAND Flash 제조 공정은 600개가 넘는다. 전 과정 모든 조직의 역할이 중요하다. 실제 공정에 참여하는 엔지니어들이 각자 맡은 영역에 집중할 수 있도록 환경을 조성하고, 수율을 높일 수 있는 명확한 방향성을 제시할 계획이다.”

답은 함께하는 현장에 있다

25년간 쌓아온 풍부한 현장 경험은 그를 현재의 자리로 견인한 힘이다. 이 부사장은 가장 의미 있는 경험 중 하나로 ‘3D NAND Flash 첫 양산’을 꼽았다. 기존 방식과 완전히 다른 새로운 패러다임이었다.

“나 스스로에게도 ‘정말 가능한가’라는 질문을 수도 없이 던졌다. 도전적인 일이기에 쉽지 않고 두렵기도 했다. 하지만 정확한 목표를 가지고 가이드라인을 제시하며 적극적으로 개발 및 양산 조직간 조율을 통해 문제를 풀어나갔다. 결국 양산은 성공적이었고, 생각보다 더 좋은 수율까지 달성할 수 있었다.”

이때의 도전은 더 높은 공정 난이도의 제품 생산까지 안정적으로 끌어낸 기반이 되었다. 특히, 이 부사장의 다양한 현장 경험과 탁월한 소통 능력은 어려운 미션 앞에 빛을 발했다. 그는 “어딜 가나 함께 일했던 선후배들이 있어 도움을 받을 수 있었다”며 “이후, 어떤 어려운 상황에서도 조직화를 통해 문제를 해결할 수 있다는 자신감을 얻었다”고 말했다.

“각자 역할이 다를 뿐 모두 하나의 마음으로 협력할 때 더 좋은 결과를 가져온다. 함께하는 구성원들과의 소통과 상호존중이 중요한 이유다”

이 부사장은 ‘소통’과 ‘존중’으로 대표되는 자신만의 업무 철학을 전했다. 이는 모든 것이 ‘협업’으로 이어지는 반도체 산업에서 윤활제 역할을 할 수 있다. 특히, 여러 공정이 하나의 목표를 바라보고 달려야 하는 현장에서는 그 중요성이 더 크다. 결국 이 부사장의 성공을 이끈 힘도, 경험의 원천도 모두 ‘현장에서 함께하는 구성원’이었다.

회사 생활은 긴 여정, 더 멀리보고 어려움을 이겨내길

이 부사장은 지난 경험 안에서 체득한 현재의 반도체 시장 다운턴 위기에 대한 의견도 밝혔다.

“반도체 사이클은 반복되는 것이다. 분명한 것은 곧 업턴 시점이 다시 온다는 거다. 준비하면서 조금 기다릴 줄 아는 것도 하나의 지혜다. 내실을 다져간다면, 업턴이 왔을 때 더 큰 성장을 할 수 있을 것이다.”

지난 긴 세월 위기의 순간은 여러 번 있었고, 업황은 부침을 반복했다. 하지만 SK하이닉스는 위기 상황을 슬기롭게 돌파해왔다는 점을 강조했다.

“SK하이닉스는 오히려 위기 상황에서 더 강한 DNA를 발휘했다. 그때마다 리더들을 중심으로 전체 최적화 관점에서 목표를 제시했으며, 산하 조직과 구성원들은 더욱 적극적으로 협업하여 그 목표를 향해 움직였다.”

이 부사장은 회사 생활은 산을 타는 과정과 비슷하다고 표현했다. 평지를 갈 때도 있고, 오르막이나 내리막을 갈 때도 있기에 어떤 고비든 마주하기 마련이다. 하지만 “페이스를 유지하며 묵묵히 목적지를 향해 걸어가다 보면, 결국 정상에 닿을 수 있을 것”이라고 말했다.

“인생의 반을 SK하이닉스와 함께했다. 내가 걸어온 길이 정답이라고 생각하지는 않는다. 다만, 주어진 자리에서 꾸준히 최선을 다한다면 끝내 좋은 결실을 맺을 수 있다는 정도의 메시지는 내 경험을 통해 전달할 수 있지 않을까.”

이 부사장은 임원 선임에 대한 소감을 겸손하게 전했다. 자신의 경험을 바탕으로 구성원들에게 더 좋은 방향을 제시하는 ‘가이드’ 같은 리더가 되고 싶다는 포부를 밝혔다.

“회사 생활은 긴 여정이기에, 더 멀리 있는 목적지를 바라봐야 한다. 구성원들이 조금 더 넒은 시각으로 준비하는 2023년을 보내길 바란다. 올 연말에는 서로 의지해 함께 더 멀리 나아간 우리를 칭찬할 수 있을 것이라 믿는다.”