* 자기 정렬 제작 방식(Self-aligned Fabrication): 다양한 자기 정렬 방식 중 대표적인 사례로, 멀티 패터닝 기술을 들 수 있다. 기존 UV 파장으로는 만들 수 없는 작은 패턴을 만드는 패터닝 방식으로 스페이서(게이트 단자의 사면을 둘러싼 절연막[참고기사])와 하드 마스크(식각 시 마진 부족으로 인해 감광액(Photoresist)만으로는 하부층을 식각하기 어려워, 감광액(증착 전 사용하는 물질)을 사용한다. 이는 SADP(Self-Aligned Double Patterning)로 불리는 멀티 패터닝 형태를 통해 후속 단계에서 스페이서와 하드 마스크가 자체 정렬되어 패턴 수를 두 배로 늘리고, SAQP(Self-Aligned Quadruple Patterning)를 통해 패터닝을 한 번 더 수행하여 패턴 수를 네 배로 늘리는 과정을 거친다.

AS-ALD 기술을 활용한 선택적 박막 증착

AS-ALD 기술은 옹스트롬(Angstrom)* 단위의 정밀도로 웨이퍼 표면에 선택된 특정 영역에만 박막 물질을 화학적으로 증착하는 상향식(Bottom-up) 공정이다. 박막이 증착된 영역을 성장 영역(Growth Area), 박막이 증착되지 않아 화학 반응이 일어나지 않는 영역을 비 성장 영역(Non-growth Area)이라고 한다.

우선 AS-ALD의 효과는 박막에 사용되는 화학 물질인 전구체(Precursor)* 설계에 따라 결정된다. 전구체에 따라 반응성과 크기가 다양하고 전구체 분자들과 표면 작용기의 적절한 조합을 통해 표면 반응이 차단되기 때문이다.

* 옹스트롬(Angstrom): 원자 사이의 거리를 측정하는 데 사용되는 길이 단위로 10-10 미터와 같다.
* 전구체(Precursor): 반도체 소자 제조에 사용되는 고순도 기체 또는 액체 재료. 다양한 표면에 흡착되어 박막을 형성할 수 있다.

▲ 그림1. AS-ALD 공정 개요(출처: Parsons et al., Chemistry of Materials)

AS-ALD는 패터닝 공정에서 노광 공정 수와 독성 시약 사용을 줄여 엣지 배치 오류(Edge Placement Errors, EPE)*를 줄이고 제조 비용을 절감할 수 있다. 또한 AS-ALD는 기존 소자 층을 기준으로 상향식 및 ‘자기 정렬 증착’이 가능해 기존 ALD에서 원자가 균일하게 증착되는 것보다 높은 정밀도와 효율성을 제공한다.

* 엣지 배치 오류(Edge Placement Errors, EPE): 반도체 제조 공정에서 발생하는 패턴의 가장자리 위치 오류. EPE는 패턴의 위치가 설계된 위치와 일치하지 않는 것을 말하며, 이는 반도체 소자의 성능과 신뢰성에 영향을 미칠 수 있다.

ALD 기술의 이해

AS-ALD를 이해하기 위해서는 먼저 ALD[참고기사]를 이해해야 한다. ALD는 반도체 산업에서 널리 사용되는 증착 기술이다. <그림 2>와 같이, 기판 표면에 전구체와 반응물을 번갈아 노출시키고 자체 표면 반응을 통해 뛰어난 균일성과 적합성을 달성해 원자 두께의 초박막 층을 형성한다. 이때, ALD의 ‘자기 제한 표면 반응 (Self-limiting surface reaction)’이 AS-ALD을 위한 핵심 특성이라고 할 수 있다. 즉, 한 번 전구체가 반응한 곳에 새로운 전구체가 반응할 수 없으므로, 스스로 후속 분자 흡착을 제한하여 원자 수준으로 박막의 두께를 조절할 수 있는 방법이다. 즉, 다른 말로는 표면 작용기를 적절히 조절하게 되면, 원하는 영역에는 전구체 흡착 반응으로, 다른 영역에는 전구체 탈착 반응을 달성할 수 있다.

따라서, 이와 같이 표면에서만 반응하는 ALD의 특성은 전구체 또는 반응물을 선택적으로 흡착*시키는 AS-ALD를 가능하게 한다.

* 흡착: 기체, 액체 또는 용해된 고체(흡착질)의 원자, 이온 또는 분자가 고체 표면(흡착제)에 부착되는 현상

▲ 그림 2. ALD 사이클

예를 들어, ALD 공정에서 물을 사용하여 증착된 알루미늄 산화물(Al2O3, 또는 알루미나)은 주어진 공정 온도에서 알루미늄 전구체와 기질에 따라 핵 생성 및 성장 특성이 달라진다. <그림 3>의 알루미늄 전구체 비교를 보면, 표면 반응성 및 피복률*(Surface Lewis Acidity and Coverage rate)은 특정 전구체 및 루이스 산과 염기(Lewis Acids and Bases)*의 반응 크기에 따라 결정된다. 이는 ALD 공정에 적합한 전구체를 선택하는 것이 얼마나 중요한지 시사하는 바이다.

* 루이스 산과 염기(Lewis Acids and Bases): 루이스 산-염기 반응론에 의하면 루이스 산은 전자쌍 수용체이고 루이스 염기는 전자쌍 기증체이다. 따라서 루이스 염기는 루이스 산에 전자 쌍을 기증하여 공유 결합을 갖는 생성물을 만들 수 있다.
* 표면 피복률(Surface Coverage rate): 성질이 서로 다른 두 물질이 맞닿는 경계면의 분자 간 발생되는 상호작용으로 인해 증착되는 비율을 뜻한다.

▲ 그림 3. 알루미늄 전구체 노출량에 따른 사이클 당 성장률의 변화 (출처: https://doi.org/10.1021/jacs.2c03752)

AS-ALD에서 전구체 선택의 중요성

전구체 선택과 설계는 AS-ALD에서 더 중요하다. 이는 전구체가 기판과 접촉하는 영역을 제어할 수 없는 관계로 ALD 공정에서 선택적인 성장을 실패할 수도 있기 때문이다. ALD에서는 트리메틸 알루미늄(TMA)과 디에틸 아연(DEZ) 등 증기압이 높아 증착 반응기에 효율적으로 전달되는 금속 알킬(Metal Alkyl)* 전구체가 가장 많이 사용되어 왔다. 이에 따라 금속 알킬을 포함한 다양한 전구체가 AS-ALD에도 적합한지 연구되었다. 이 전구체들은 반응성이 높아 표면에 흡착이 발생한다. 따라서 알루미늄 산화물(Al2O3)과 산화아연(ZnO) 전구체 관련 연구는 자기 조합 단층 박막(Self-assembled Monolayers, 이하 SAM)*이나 저분자 억제제(Small Molecule Inhibitors, 이하 SMI)* 등의 억제제를 사용, 흡착을 차단해 AS-ALD의 표면 반응을 제어하고자 했다.

* 금속 알킬(Metal Alkyl): 전이 금속과 알킬 리간드(금속에 배위결합하는 물질의 총칭)가 결합한 유기 금속 화합물이다. 이는 할로겐화물, 아미디네이트, 사이클로펜타디이에닐, β-디케토네이트, 알콕시드 및 이형성 전구체를 포함한다.
* 자기-조합 단층 박막(Self-assembled Monolayers, SAM): 억제제 종류 중 하나로 표면에 있는 분자들이 서로 결합하여 단일 원자 층의 박막을 형성한다.
* 저분자 억제제(Small Molecule Inhibitors, SMI): ALD 전구체를 억제제로 사용한 것으로 이는 SAM과는 달리 진공 상태에서 억제제와 전구체를 함께 적용할 수 있다. 이는 다양한 표현에 결합하여 공정 중 발생할 수 있는 오류나 결함을 방지하는 데 사용된다.

그러나 AS-ALD에서 TMA 전구체와 SAM을 함께 사용하기 어려운 것으로 나타났다. TMA 전구체를 SAM과 사용하면 수십 번 사이클 후 SAM에 TMA가 흡착되어 선택성 손실을 초래한다. 또한 성장 억제 측면에서는 동일한 SAM 표면에 TMA의 차단 선택도는 최대 6nm(나노미터)지만, DEZ는 최소 30nm(나노미터)를 보이며 DEZ가 더 우수한 것으로 나타났다.

이러한 개념을 이해하려면 전구체 특성에 기반한 AS-ALD의 메커니즘을 알아야 한다. 과거 연구에서는 동일한 중심 금속 원자에 다른 리간드*를 가진 일련의 전구체를 비교하여 주요 전구체 설계 매개변수가 AS-ALD에 미치는 영향을 확인했다. 전구체 화학(화학성 및 분자 크기)이 선택도에 미치는 영향을 설명하려면 Al(CH3)xCl3-x(x = 0, 2, 3) 전구체에서의 메틸기 및 염화기의 개수와 AICyH2y+1 (y = 1, 2) 전구체의 알킬 리간드의 사슬 길이를 변경하면 된다.

* 리간드(Ligand): 배위결합하고 있는 화합물의 중심 금속 이온의 주위에 결합하고 있는 분자나 이온을 뜻한다.

예를 들어, 비 성장 표면 역할을 하는 SAM 종단 기판은 실리콘(Si) 기판과 크게 다르다. 실리콘 표면에 SAM를 적용하면 결함이 발생할 수 있기 때문에, 전구체 분자는 루이스 산성 SiOx가 분자 흡착을 끌어들이는 SAM 구조에 침투할 수 있다. 자연 산화물을 갖는 실리콘 기판에 흡착된 염화 전구체는 알킬 전구체에 비해 더 높은 루이스 산도를 갖는다. 따라서 염소를 포함한 전구체는 SAM 상에서 훨씬 긴 퍼지(Purge) 시간*을 필요로 한다.

* 퍼지 시간: 과도한 잔여물을 제거하는 데 필요한 시간을 말한다.

그러나 이러한 염소를 포함한 전구체의 흡착은 SAM과 SiOx 표면과의 화학 반응에 대한 활성화 에너지가 높기 때문에 주로 물리적 흡착에 의해 발생한다. 즉, 퍼지 시간을 충분히 늘리면 흡착된 염소를 포함한 전구체 분자를 SAM으로부터 제거할 수 있다. 반면에 알킬 전구체는 화학 반응 과정에서 거의 제거되지 않는다.

분자 크기를 살펴보면, Al(C2H5)3 또는 트리에틸 알루미늄(TEA)를 사용한 Al2O3의 ALD 전구체가 SAM 억제제에 의해 제일 효과적으로 차단된다. 반면, 널리 사용되는 Al(CH3)3 전구체는 테스트 된 전구체 중 차단 효과가 가장 낮다. 또한, 알루미늄 전구체들 간의 이량체* 형성 즉, 이량체화의 에너지에도 상당한 차이가 있다. 200℃에서는 AlCl3 및 Al(CH3)2Cl 전구체의 1%까지만 이량체로 존재하는 반면, Al(CH3)3 및 Al(C2H5)3 전구체의 99%는 단량체*로 남아 분자의 평균 크기에 차이가 발생한다.

* 이량체: 동일하거나 유사한 두 개의 분자가 중합되어(일반적으로 수소 결합) 만들어진 물질을 뜻한다.
* 단량체: 중합할 때의 기초가 되는 분자를 뜻한다.

이러한 관찰을 통해, 이량체화의 에너지에 의해 조절되는 알루미늄 전구체의 크기가 AS-ALD의 선택도를 높이는 가장 중요한 요인임을 알 수 있다. 즉, 전구체의 반응성과 유효 분자의 크기 조합이 서로 다른 전구체 차단에 영향을 미친다. 이는 루이스 산도는 낮지만 크기가 상대적으로 큰 Al(C2H5)3이 최적의 차단 효과를 제공하는 이유이다.

▲ 그림 4. 전구체와 반응물의 두께에 따른 선택도(출처: https://doi.org/10.1021/acs.chemmater.0c04718, Chem. Mater. 2021, 33, 3926−3935)

AS-ALD 전구체 개발의 주요 과제

기존 AS-ALD 방법은 증착이 필요하지 않은 표면에도 성장이 발생한다는 한계가 있다. 이는 반도체 업계에서 요구하는 나노미터 두께의 완벽한 선택적 필름을 구현하는 데 어려움을 야기한다. 따라서 자체 정렬 제작 시 패턴 자체뿐만 아니라, 3차원 소자 구조에서는 여러 가지 다른 재료가 존재하고 이러한 재료 중 하나에서만 증착이 발생되도록 하는 것이 중요하다.

현재까지 개발된 전구체는 ALD 공정에서 효과적으로 박막을 형성하도록 설계되었다. 그러나 AS-ALD의 경우는 기존 ALD와 달리 특정 영역에서만 성장을 억제해야 한다. 이는 한 공정 내에서 분자의 흡착과 탈착이 동시에 한 공정 안에서 일어나야 하므로 공정 윈도우*가 매우 좁은 단점을 가진다. 결국 공정 윈도우를 넓힐 수 있는 새로운 전구체의 개발이 필요한 시점이다.

* 공정 윈도우: 정상적인 공정이 가능한 범위를 의미하는 것으로 ALD 공정에서는 동일한 증착 속도를 보이는 가장 최적의 온도 범위 구간을 뜻한다.

차세대 AS-ALD를 향한 탐구

AS-ALD는 나노 스케일 소자 제작의 패러다임 전환을 이끌고 있다. 반도체 공정이 더욱 미세화되고 소자의 구조와 제작이 고도화되는 시점에 직면하면서 AS-ALD는 ‘엣지 배치 오류(EPE)’를 줄이고 제조 비용을 크게 절감할 수 있는 솔루션으로 떠올랐다. 공정이 진행되는 동안 전구체를 정확하게 선택하는 것은 표면 화학과 재료 특성에 대한 깊은 이해가 필요한 복잡하고 중요한 과제이다. 또한 이 기술은 나노미터 두께의 특정 영역에서만 증착이 발생될 수 있기에 AS-ALD의 잠재력은 새로운 전구체 설계와 공정 윈도우의 확대와 같은 요소에 달려있다. AS-ALD가 이러한 발전을 이루면 더 작고, 더 정밀하며, 더 높은 품질의 반도체 제품을 만드는 데 핵심적인 역할을 할 것이다.

인터넷이나 교재에서 찾아볼 수 있는 기술에 치중된 지식이 아니라 각 기술이 가지는 연관성을 통한 관계의 중심으로 반도체를 설명하고자 한다. ‘컴퓨터와 트랜지스터’의 주제를 시작으로 공정과 산화, 포토, 식각, 증착, 금속배선 등 총 6편의 시리즈로 반도체 기술에 대한 설명을 이어갈 예정이다.
 

이를 읽는 독자 여러분은 개별 용어에 너무 얽매이지 말고 ‘관계’에 주목하길 바란다. 글을 읽다 보면 갑작스럽게 전문 용어들이 등장할 수 있지만, 이해가 되지 않는다면 그냥 넘어가도 좋다. (필자 주)

증착 : 물질 추가하기

우리는 앞서 쿠키를 만들어 가는 과정을 조금씩 살펴봤다. 쿠키 사이에 초코 시럽을 넣기 위해 쿠키 일부를 깎아 냈으므로, 그다음에는 초코 시럽을 바르고 다른 쿠키를 덮어야 함을 알 수 있다. 초코 시럽을 바르는 과정과 다른 쿠키를 덮는 과정이 바로 증착이다.

▲ 그림 1 : 초코 시럽을 바르고 쿠키를 위에 덮는 모습

증착의 진행 과정은 매우 직관적이다. 처리하고자 하는 웨이퍼를 준비한 뒤, 증착 기기에 투입하고 표면에 충분한 두께의 박막이 생기기를 기다리는 것이다. 박막이 생성되고 나면 필요 없는 부분들을 제거한 뒤, 다음 공정을 시행한다.

웨이퍼 표면 물질을 제거하는 공정이 식각 이외에도 여러 종류가 있었듯, 웨이퍼 윗면에 물질을 추가하는 공정 역시 증착 이외에도 많이 있다. 예를 들면, 포토 공정에서 살펴본 포토레지스트 도포 또한 웨이퍼 위에 각종 막질을 씌우는 과정이며, 산화 공정에서 웨이퍼(규소)를 산화시키는 것 역시 웨이퍼 윗면에 물질이 추가되는 과정이다. 그렇다면 증착 공정만을 특별히 중요하게 언급하는 이유가 무엇일까?

바로 반도체 미세화 때문이다. 전자제품의 성능 및 저전력 요구가 높아짐에 따라 반도체에 미세화가 진행돼야 했다. 더 작고 에너지 소비가 적은 반도체를 도입하면 기기에 더 많은 기능을 추가할 수 있기 때문이다. 반도체 미세화가 진행되니 내부에는 각기 다른 역할을 하는 다양한 물질로 구성된 얇은 막이 필요해졌다. 그중 하나가 금속 피막이다. 과거 반도체 회사들은 칩 내부의 금속 배선으로 전도도*가 높은 알루미늄을 사용했는데, 알루미늄의 미세화가 한계에 다다르자 대체 배선 물질로 알루미늄보다 전도도가 높은 구리를 사용하려 했다. 문제는 구리 원자는 알루미늄과는 달리 반도체 회사들이 원치 않는 곳(이산화규소, SiO₂)까지 뚫고 확산하는 성질이 있다는 것이다. 이를 방지하고자 구리 배선을 도포할 영역에 구리가 통과하지 못하는 일종의 보호막을 씌우는데, 여기에 고품질 박막이 필요했다.

* 전도도 : 전기가 잘 통하는 성질. 금속 등의 물질이 전도도가 높다.

머리카락 두께 수천분의 일밖에 되지 않는 반도체의 핵심 소자층과 배선층을 만들기 위해서는 굉장히 얇으면서도 균일하게 물질을 추가해야 한다. 증착 기술이 중요할 수밖에 없는 이유다. 본 편에서 언급하는 증착은 일반적으로 반도체 회사에서는 박막(Thin film) 공정으로 불리니 참고 바란다.

박막의 종류와 역할

물질을 추가하는 과정은 반도체 제조에서 매우 중요하다. 반도체는 순수한 실리콘만으로는 작동하지 않는다. 간섭받으면 안 되는 두 영역을 구분 지어야 하고, 연결돼야 하는 곳들은 전선을 통해 연결해야 한다. 필요한 경우, 특정한 막질을 이용해 전기장의 힘을 강하게 주거나, 약하게 주기도 하며, 다음 단계 공정을 쉽게 하기 위해 얇은 막질을 미리 생성하는 등 많은 경우에 필요하다. 이번에는 박막들의 역할 몇 가지를 알아보도록 하자.

반도체 내 중요한 박막 중 하나는 각종 방어막이다. 회로 간의 경계를 만들어 줌으로써 반도체 핵심 소자들의 간섭과 전류의 누설을 막아 동작 신뢰성을 높이는 것이다. 필요한 경우, 칩을 외부의 충격으로부터 방어하는 막을 제조 공정 마지막에 씌우기도 한다. 혹은 제조 과정에서 반도체를 층층이 쌓은 뒤 식각을 하고자 하는데, 식각 돼선 안 되는 곳이 있다면 식각을 방지하는 용도로 사용되기도 한다. 이러한 구조물의 예가 STI*, IMD*이다. 사용되는 물질들은 이산화규소(SiO₂), 탄화규소(SiC), 질화규소(SiN) 등이다.

* STI(Shallow Trench Isolation): 소자 경계부 누설 전류를 방지하는 참호 형태의 보호막
* IMD(Intermetal Dieletric) : 금속 배선 층 사이에 원치 않는 전류 흐름을 막는 보호막

▲ 그림 2 : 소자 경계부의 누설 전류를 방지하는 STI의 모습

또 다른 물질은 금속이다. 반도체 하부 소자(트랜지스터) 층은 존재하는 것 만으로는 아무 의미가 없으며, 다른 소자 및 전원 등과 연결돼야 제 역할을 할 수 있다. 이들을 연결하기 위해서는 티타늄, 구리, 알루미늄 등의 금속 배선이 필요하며, 각 금속 배선과 소자들을 연결해주는 접점(Contact)을 만들어야 한다. 이는 가전제품 내부 전자기판의 소자와 소자를 연결하기 위해 전선을 납땜하는 것과 다르지 않은 과정이다. 기판에 연결된 전선은 반도체 내부의 금속 배선과 같은 일을 하며, 납땜은 반도체 내부의 접점과 같은 역할을 한다.

증착은 그 이외에도 많은 곳에 이용된다. 반도체 제조 과정에서 트랜지스터를 제조할 때 게이트 유전막을 형성하거나, 멀티 패터닝*에 사용하는 하드 마스크를 씌울 때도 사용된다. 앞서 언급한 예시에서 알 수 있듯 증착은 제조의 거의 모든 과정에서 사용된다. 또한, 기존에 증착으로 진행하지 않는 공정을 증착이 대체해버리는 경우도 있다. 이전 편에서 잠깐 설명했듯 게이트 유전막의 경우, 과거에는 산화 공정으로 만들었지만, 미세화가 진행된 현재는 증착 공정을 주로 사용하고 있다. 미세화로 인해 정밀도와 품질이 더욱 중요해졌기 때문이다.

* 멀티 패터닝(Multi Patterning) : 반도체를 더욱 미세하게 만들기 위한 기술. 노광과 식각 공정 등을 여러 번 반복하는 방법이다.

증착 주요 수치 : 균일도, 스텝 커버리지, 갭 필

▲ 그림 3 : 높은 균일도와 낮은 균일도의 예시

들어가기에 앞서, 증착 공정의 품질과 관련된 각종 수치를 알아보자. 아마도 단어들을 듣다 보면, 식각 공정에서 들었던 단어들과 상당히 유사함을 알 수 있을 것이다. 첫 번째 단어는 균일도다. 균일도는 증착 과정에서 물질이 얼마나 균일한 두께로 생성됐는지를 표현하는 수치다. 증착 역시 식각과 마찬가지로 웨이퍼 전체를 기기에 넣고 진행하기 때문에, 웨이퍼 지점별로 두께가 다르게 생성될 수 있다. 균일도가 높을수록 전 웨이퍼 영역에 골고루 물질이 도포된다고 생각하면 된다.

다음 수치는 스텝 커버리지다. 산화나 식각 공정에서도 보았듯, 웨이퍼 표면에 단차나 뾰족한 부분이 존재할 경우 박막의 두께가 균일하게 생성되지 않을 수 있다. 스텝 커버리지는 증착이 이뤄지는 울퉁불퉁한 표면의 상단 부분 막질과 하단 부분 막질의 두께 차이, 혹은 상단 부분 막질과 측벽 막질의 두께 차이를 말하는 것이다. 스텝 커버리지가 1에 가까울수록 상단부와 하단부의 차이가 적다는 것이며, 스텝 커버리지가 1보다 작은 경우 하단부나 측벽의 두께가 얇게 생성된다는 의미다.

▲ 그림 4 : 스텝 커버리지(위)와 갭 필 예시 모습(아래)

마지막으로 볼 것은 갭 필(Gap fill)이다. 이름에서 알 수 있듯 빈 공간(Gap)을 얼마나 잘 채우는지를 나타내는 특성이다. 그림에서 볼 수 있듯 제조 중인 반도체 위에는 수많은 요철이 있으며, 증착 과정에서 이 영역들을 꽉 채울 수 있다는 보장이 없다. 갭 필 특성이 좋지 않으면 내부에 공동(Void)이 생기게 되고, 추후 구조물이 무너질 수 있다. 식각에는 원치 않는 부분까지 깎여 나가는 등방성이 있었다면, 증착에는 원하는 곳이 메꿔지지 않는 특성인 갭 필이 있다고 생각하면 된다.

증착의 종류

앞에서 봤던 수많은 과정과 마찬가지로, 증착 역시 화학 기상 증착(Chemical Vapor Deposition: CVD)과 물리 기상 증착(Physical Vapor Deposition: PVD)으로 나뉜다. 화학 기상 증착은 웨이퍼 표면에 화학적 방법을 통해 물질을 씌우는 것을 포괄하는 방법이다. 가장 흔한 방식은 혼합 기체에 에너지를 가해주는 방식이다. 표면에 물질(A)을 증착해야 한다고 하면, A를 생성할 수 있는 두 기체(B와 C)를 주입한 뒤, 반응을 일으키기 위해 에너지 등 반응을 촉발하는 무언가를 가해주는 것이다. 즉 아래와 같은 방식으로 물질을 만들어 낸다.

B + C + (에너지 등) → A + 부산물

화학적 방식의 경우 공정 속도가 빠르며, 웨이퍼 위에서 반응이 일어나기 때문에 스텝 커버리지가 우수하다. 하지만 반응 과정에서 부산물 기체가 끊임없이 생겨나며, 이를 공정 진행 과정에서 완벽히 제거할 방법이 없기 때문에 각종 불순물이 섞일 수 있다는 단점이 있다. 각종 불순물이 포함될 수 있기에, 특성 제어가 매우 세밀해야 하는 영역보다는 각종 소모성 막질(하드 마스크)이나, 각종 두꺼운 차단막 생성에 사용된다.

▲ 그림 5 : 화학 기상 증착과 물리 기상 증착의 증착 방법

물리 기상 증착(Physical Vapor Deposition: PVD)은 웨이퍼 표면에 증착하고 싶은 물질을 직접 날려 보내 달라붙게 하는 방법이다. A라는 물질을 증착하고 싶다면, A 물질을 그대로 기화시켜 웨이퍼에 달라붙게 하는 것이다. 주로 사용되는 방식은 식각에서도 살펴봤던 스퍼터링(Sputtering)*이다. A 물질 덩어리인 표적(Target)에 가속된 이온(주로 불활성기체)을 날려 보냄으로써 A 입자가 떨어져 나오게 하는 것이다. 떨어져 나온 A 입자는 반대 방향으로 가속돼 웨이퍼에 증착되게 된다.

* 스퍼터링(Sputtering): 높은 에너지를 특정 물질에 충돌시켜 물질 표면이 떨어져 나가게 하는 물리적 방법

이 방식의 장점은 부산물 기체라는 것이 없으므로 물질의 순도가 매우 높다는 것이다. 또한 반응성이 없는 순수 물질들도 증착할 수 있다. 예를 들면, 순수한 텅스텐(W), 코발트(Co) 등도 증착이 가능하다. 이러한 특성 덕분에, 물리 기상 증착은 순수 물질이 많이 사용되는 금속 배선을 만들 때 주로 사용된다.

한 가지 독특한 예로 원자층 증착(Atomic Layer Deposition: ALD)이 있다. 우리가 위에서 살펴본 공정들은 활성화된 기체를 웨이퍼 표면에 화학적으로 붙이거나, 이온을 강하게 가속해 강제로 붙이는 방법이었다. 하지만 ALD 공정은 이것과는 조금 다른 방식으로 이뤄진다. 물질 A를 매우 얇게 웨이퍼 표면에 증착하고 싶다고 가정해보겠다. 이를 위해 A의 재료인 반응물질 2개(B와 C)를 준비한다. 단, 여기서 B는 웨이퍼 표면에 흡착이 잘 되는 물질(전구체, Precursor)이며, C는 반응성이 높은 물질이다. 일단 웨이퍼 표면에 B를 흡착시킨다. 만약 B가 자기들끼리는 잘 달라붙지 않는 특성이 있다면, B 물질은 원자 1개 층만 웨이퍼 표면에 남을 것이다. 이후에는 잔여 B 기체를 제거해준 뒤, C 기체를 투입한다. 그러면 B와 C가 반응해 A가 생기고, 부산물 가스가 생긴다. 이후 A와 부산물 가스를 제거한다. 이 과정을 반복하면 막의 두께를 원자 단위로 제어할 수 있다.

▲ 그림 6 : 기존 화학 기상 증착(CVD)과 원자층 증착(ALD)의 개념 (출처:㈜도서출판한올출판사 [반도체 제조기술의 이해 293p])

이 방식은 균일도와 스텝 커버리지가 우수하다는 큰 장점이 있다. 전구체 물질의 특성상 수직, 수평 등 다양한 곳에 달라붙을 수 있을 뿐만 아니라, ALD 한 주기당 단 1개의 원자층만 생성되기 때문이다. 하지만 원자층 단위로 작업을 하므로, 진행 속도가 느리다는 단점 역시 존재한다. 이런 특성 때문에 ALD 공정은 D램의 커패시터 등 종횡비*가 높은데 고품질의 막질이 필요한 부위에 주로 사용된다.

* 종횡비: 기둥 아랫면과 높이의 비율. 종횡비가 높다는 것은 구조물의 폭이 좁은데 높다는 의미

위의 예시를 보면 증착 역시 다른 공정들과 유사한 상충관계가 나타남을 알 수 있다. 균일도 등의 정밀성을 높이는데 필요한 특성을 개선하기 위해서는 처리 속도를 포기해야 한다는 것이다. 반도체 제조는 정밀도와 처리 속도 사이에서 끊임없이 고민해야 하며, 이는 증착 공정도 피해 갈 수 없다.

압력과 온도

식각과 마찬가지로, 반도체 회사들은 증착 과정에서 온도와 압력 등 다양한 요소들을 제어함으로써 원하는 품질의 막을 얻어낸다. 예를 들면 증착 과정에서 낮은 기압을 사용하면 막의 생성 속도가 느려지는 대신, 막의 수직 방향 증착을 강화할 수 있다. 기압이 낮다는 것은 기기 안에 반응 기체 개수가 적다는 의미이기 때문이다. 기체의 수가 적다면 기체 간의 충돌도 적어지므로 직진성이 높아지는 것이다. 높은 온도를 사용할 경우 막의 순도가 높아지지만, 알루미늄과 같이 녹는 점(550도)이 낮은 금속이 전 단계 공정에서 사용됐다면 문제가 생기게 된다.

▲ 그림 7 : 압력이 증착에 미치는 영향

이러한 특징으로 인해 같은 물질이더라도 필요에 따라 완전히 다른 방식으로 증착하기도 한다. 예를 들어, 같은 이산화규소(SiO₂)더라도 게이트 절연막을 만들 때와 STI를 만들 때 원하는 특성이 다르다. 게이트 절연막은 핵심 소자 부위이기 때문에 고품질을 위해 고온, 저압 공정을 사용하지만, STI는 두 소자 경계부에서 절연체의 역할만 하면 되기 때문에 저온, 고압의 공정을 사용해 빠른 처리 속도에 집중한다.

소재 선택의 어려움

때때로 우리는 ‘특성이 OO 배 좋은 신물질을 발견했다.’ 등의 뉴스를 보곤 한다. 뉴스의 내용만 봐서는 반도체의 혁신이 일어날 것 같지만, 뉴스에 등장한 신기술이 현장에 적용되는 예는 생각보다 많지 않다. 그 이유는 개별 소재의 좋은 특성이 반드시 좋은 반도체로 이어지지는 않기 때문이다. 증착 기기에 요구되는 특성만큼이나 증착 소재에 요구되는 특성도 매우 다양하다. 이번에는 소재의 특성들이 제조에 미치는 영향을 일부 살펴보도록 하자.

▲ 그림 8 : 열팽창으로 인한 패턴 손상

물질은 열을 받으면 조금이라도 크기가 변하는데, 이를 열팽창이라고 한다. 전철 선로 사이에 틈이 있는 이유는 열팽창으로 인해 여름에 선로가 휘어지는 것을 막기 위해서이다. 반도체 제조 역시 현실 세계에서 이뤄지는 일이므로 열팽창이 생긴다. 문제는 각 소재들이 열팽창을 일으키는 정도가 다르다는 것이다. 예를 들면, 알루미늄의 열팽창 계수는 산화 실리콘의 40배가 넘는다. 극단적 예로 산화 실리콘 위에 알루미늄 박막을 만들었는데, 이후 고온 공정이 적용될 경우 증착 시에는 잘 만들어졌던 내부 구조가 휘면서 망가질 수 있다. 기존에 특정 박막에 쓰던 물질을 팽창 계수가 크게 다른 물질로 바꿀 경우 고온에서 제조 수율이 크게 변할 수 있는 것이다.

▲ 그림 9 : 일렉트로마이그레이션의 개념

일렉트로마이그레이션(Electromigration, EM)이라는 현상도 존재한다. EM은 금속배선에 전류가 흐를 때, 움직이던 전자들이 금속배선 원자를 때려 위치를 바꿔버리는 현상이다. 이런 현상은 알루미늄 등 경금속 배선에서 주로 발생한다. 이 현상을 피하고자 구리 배선을 도입했고, 이 과정에서 위에서 살펴봤듯 확산 방지막이 필요해지는 등 온갖 추가 공정이 생겨났다. 미세화가 더 진척되자 EM은 구리 배선에서도 나타났으며, 이를 해결하기 위해 인텔은 금속층에 코발트 배선을 사용하기도 했다. 핵심 배선층의 물질이 변화했으니 해당 층의 위아래 층에서 어마어마한 공정 변화가 발생했을 것이다. EM 특성을 개선하고자 했더니 공정에 큰 변화가 필요해진 것이다.

반도체 제조는 수백 개 프로세스가 매우 밀접하게 조합돼 돌아가는 것임을 잊어서는 안 된다. 신소재가 좋은 물질인지 아닌지는 소재 자체의 특성뿐만 아니라, 그 이후에 사용해야만 하는 다른 공정들과의 관계도 고려해야 한다. 증착된 물질은 홀로 존재하지 않는다.

결론 : 다양한 방법으로 만들어지는 물질

여러분이 여기까지 잘 따라왔다면, 아마 흥미로운 점 몇 가지를 발견했을 것이다. 일단 가장 눈에 띄는 것은, 한 가지 물질을 만드는 데 여러 가지 방법을 사용할 수 있다는 것이다. 이산화규소(SiO₂)는 산화 공정으로도 만들 수 있지만, 증착을 통해서도 만들 수 있다. 같은 물질이라도 다른 과정을 통해 반도체에 추가되면, 물리적 특성 등이 완전히 달라지기 때문이다.

산화, 식각, 증착 등 완전히 다른 과정으로 생각했던 공정들이 생각보다 많은 것을 공유하고 있다는 것 역시 알 수 있다. 물리적 식각에서 사용된 스퍼터링은 증착에서도 사용된다. 차이가 있다면 ‘스퍼터링으로 웨이퍼 자체를 깎아 내느냐?’ ‘스퍼터링으로 한번 깎아낸 물질을 웨이퍼에 가져다 붙이냐?’의 차이뿐이다. 화학적 식각에서 중요한 요소 중 하나는 식각 기체와 반응 물질이 만나 생긴 부산물이 기화되는지 아닌지였다. 화학 기상 증착에서 발생하는 부산물 역시 기화가 잘 되고 배출이 용이해야 공정 진행이 유리하다.

미래의 후배님들이 이 글을 읽고 있다면, 연구개발 과정에서 위와 같은 점들을 염두에 뒀으면 한다. 반도체 회사가 선호하는 신물질은 단순히 특성 물성이 좋은 물질이 아니다. 물질 증착 속도와 순도 등을 통제하기 쉬울수록 공정에서 선택지가 많아진다. 그리고 증착된 물질은 원할 경우 식각, CMP* 등을 통해 쉽게 제거되는 편이 좋다. 물질 증착 과정에서 지나치게 높은 온도가 필요하면 기존에 증착된 물질을 변화시킬 수 있으며, 온도에 지나치게 민감한 물질을 사용할 경우, 다음 단계 공정에서 열을 쓰기 힘들어지게 된다.

* CMP : 물리, 화학적 연마 공정. 웨이퍼 표면을 갈아 내서 물질을 제거하는 공정

반도체 제조는 수백 개의 제조 공정을 모아 하나의 제품을 만드는 과정이다. 이를 잘 해내기 위해서는 연관 조직 업무에 대해 이해해야 할 뿐만 아니라, 타인과 자연스럽고 정확하게 소통하는 능력 등이 필요함을 알 수 있을 것이다. 많은 사람이 함께하는 협업인 만큼 힘들지만, 그 가치는 매우 높고 보람찰 것이다.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.