▲ 제48회 국가생산성대회에서 국가생산성대상 동탑산업훈장을 받은 SK하이닉스 최우진 부사장

SK하이닉스 P&T(Package & Test)담당 최우진 부사장은 반도체 패키징 분야 기술 혁신을 통해 HBM 경쟁력 향상을 이루어낸 공로로 동탑산업훈장을 수상했다. 시상식은 지난 7일 서울 여의도 FKI 타워에서 열린 ‘제48회 국가생산성대회’에서 진행됐다.

산업통상자원부가 주최하고 한국생산성본부가 주관하는 국가생산성대상은 탁월한 생산성 혁신을 달성한 기업 및 유공자에게 수여된다. 최 부사장은 ▲HBM 기술 혁신을 바탕으로 AI 메모리 시장 선도 지위 확보 ▲소부장 글로벌 공급망 불안 해소 ▲제조/기술 혁신을 통한 생산성 향상 및 위기 극복 등의 공로를 인정받아 수훈의 영예를 안았다.

최 부사장은 “지난 다운턴을 이겨내고, 세계 최고 수준의 HBM 제품을 위해 함께 헌신하고 노력해 온 회사의 모든 구성원들께 먼저 감사의 인사를 전하고 싶다”며 “많은 도전과 변화 속에서도 우리 모두가 멈추지 않고 혁신과 성장을 추구해 온 덕분에, 제가 이런 큰 상을 받을 수 있었다고 생각한다”고 소감을 밝혔다.

뉴스룸은 최 부사장을 만나 그간의 공적을 돌아보고, 앞으로의 목표에 관해 이야기를 나누었다.

패키징 기술 혁신 통해 HBM 성공 견인

최 부사장이 이끄는 P&T 조직은 반도체 생산공정 중 후(後)공정에 해당하는 패키징(Packaging)과 테스트(Test)를 담당한다. 이는 팹(Fab)에서 전(前)공정을 마친 웨이퍼를 고객이 사용할 수 있는 제품 형태로 패키징하고, 고객이 요구하는 수준에 적합한 품질인지 테스트하여 신뢰성까지 확보하는 역할이다.

특히, TSV*, MR-MUF* 등 압도적인 패키징 기술력은 SK하이닉스 HBM 경쟁력의 핵심이라 해도 과언이 아니다. 최 부사장은 HBM 패키징 기술 개발 및 양산을 책임지며, 회사가 HBM 1등 위상을 얻는 데 중요한 역할을 수행했다.

* TSV(Through Silicon Via,수직관통전극): D램에 미세 구멍을 뚫어 칩들을 수직관통전극으로 연결하는 기술
* MR-MUF(Mass Reflow-Molded UnderFill): 매스 리플로우(MR)는 적층된 칩 사이의 범프를 녹여 칩끼리 연결하는 기술. 몰디드 언더필(MUF)은 적층된 칩 사이에 보호재를 채워 내구성과 열 방출 효과를 높이는 기술

▲ SK하이닉스 최우진 부사장이 수상한 국가생산성대상 동탄산업훈장

최 부사장은 지난 2019년 HBM 3세대 제품인 HBM2E 패키지에 최초로 MR-MUF 기술을 도입해 열과 압력으로 인한 품질 문제를 개선했으며, 수율을 개선하고 생산량을 끌어올림으로써 시장의 판도를 바꿨다. 또, 그는 MR-MUF 기술을 고도화한 ‘어드밴스드(Advanced) MR-MUF’* 기술을 개발하여 4세대 HBM3 12단과 5세대 HBM3E 개발 및 양산까지 성공으로 이끌었다.

* 어드밴스드(Advanced) MR-MUF: 기존 칩 두께 대비 40% 얇은 칩을 휘어짐 없이 적층할 수 있는 칩 제어 기술(Warpage Control)이 적용되었으며, 신규 보호재를 통해 방열 특성까지 향상된 차세대 MR-MUF 기술

이러한 성공 스토리의 바탕에는 시장 변화에 촉각을 곤두세우며 선제적으로 대응해 온 그의 노력이 있었다. 최 부사장은 역대 HBM 개발 및 양산 과정에서 가장 중요한 것으로 ‘타임 투 마켓(TTM, Time to Market)’을 꼽으며, 시장 상황에 기민하게 대처할 수 있는 기술을 준비해야 한다고 강조했다.

“AI 시대의 반도체 산업은 급속히 변하고 있습니다. 시장 상황과 고객의 요구를 빠르게 파악하여 대응하는 것은 기본이며, 무엇보다 이를 뒷받침할 수 있는 기술력을 꾸준히 준비하는 것이 중요합니다. SK하이닉스가 HBM을 통해 AI 메모리 시장을 선도할 수 있었던 것은 바로 이러한 준비 덕분입니다.”

위기를 ‘기회’로 만든 생산성 혁신

최 부사장의 생산성 혁신 성과는 위기 상황에서 빛을 발했다.

지난 2022년 세계 경기 침체와 함께 반도체 시장이 다운턴에 접어들었고, 전사적으로 체계적인 대응이 필요한 시점이었다. 최 부사장은 2023년부터 다운턴 TF(Task Force) 조직에 합류해, 수익성이 높은 프리미엄 제품군의 생산을 확대하고 원가 절감을 위해 운영 방식 전환을 추진, 공정 효율을 개선했다.

그는 또, 단기적인 실적 개선에 집중하기보다는 더 멀리 내다봤다. 체계적인 목표 설정과 회의체 관리를 통해 성과의 지속가능성을 높이고자 했으며, 탑다운 방식을 지양하고 현장 전문가 구성원들과 함께 실무 중심의 논의와 실행을 이어갔다. 그 결과, SK하이닉스는 지난해 4분기 다운턴 이후 메모리 업계 최초로 흑자 전환(Turn Around)에 성공했다.

다운턴 극복은 시작일 뿐이었다. 지난해부터 AI 메모리 수요가 갑작스럽게 늘어나면서 기존 대비 배 이상의 추가 물량 공급이 필요한 상황이 닥쳤다. 예정된 투자는 모두 완료된 상태로, 회사는 추가 투자 없이 난관을 극복해야만 했다.

이에 최 부사장은 기존에 없던 방법을 새롭게 고안해 냈다. 공정 간 생산을 연계해 조정, 추가 투자 없이 제품을 증산하는 데 성공한 것이다. 이는 회사가 AI 메모리 시장에서 승기를 잡는 데 결정적인 역할을 했다.

최 부사장은 또, 미중 무역 갈등, 일본의 수출 규제 정책 등으로 대외 여건의 불안정성이 높았던 2019년에는 협력사와 함께 패키징 분야 업계 최고 수준의 국산 장비를 개발해냈다. 이와 함께 그는 해외 의존도가 높았던 도금액, 접합 소재 등의 국산화까지 이끌어내며, 소재 국산화율을 높이는 데도 기여했다. 이는 글로벌 공급망 불안을 걱정하는 국내 기업들의 우려를 덜어주는 데도 큰 도움이 됐다.

최 부사장은 끝으로 구성원들에게 ‘도전 정신’을 강조했다.

“패키징 기술 고도화, 어드밴스드 패키징 기술 개발 등 R&D 역량과 품질 경쟁력, 생산 역량을 높이는 것까지 P&T 조직에 주어진 미션이 많습니다. 하지만 우리 P&T 구성원들이 보여준 능력을 봤을 때, 절대 불가능한 일이 아닐 것이라 확신합니다.

생산성 향상과 기술 혁신 후에 발생하는 변곡점을 항상 염두에 두고 마지막까지 품질 향상에 대해 깊이 고민하기를 바랍니다. ‘기술’과 ‘품질’이라는 기본을 잊지 않고, 도전 정신을 발휘한다면 위기가 다시 닥쳐와도 우리는 그것을 또 다른 ‘기회’로 만들 수 있을 것입니다. HBM을 통해 증명했던 저력, 그 이상을 발휘하면서 말입니다.”

SK하이닉스 P&T 담당 최우진 부사장은 지난 30년간 메모리 반도체 패키징 연구 개발에 매진하며, 최근 HBM으로 대표되는 AI 메모리의 핵심 기술로 부상한 이 분야를 이끌어 가고 있다.

이처럼 패키징이 AI 메모리 시장의 판도를 좌지우지할 정도로 기술 환경이 급변한 가운데 지난 연말 P&T(Package & Test) 조직의 수장으로 부임한 최 부사장은 SK하이닉스의 기술 우위를 증명해 가겠다는 목표를 밝혔다.

“도전에 한계 두지 마라” AI 시장 우위를 지키는 자세

P&T는 반도체 후공정을 맡은 조직으로, 팹(Fab)에서 전공정을 마친 웨이퍼를 가져와 제품 형태로 패키징(Packaging)하고, 고객 요구에 맞게 동작하는지 테스트(Test)하는 역할을 한다.

그 중에서도 패키징은 칩을 전기적으로 연결하고 외부 충격으로부터 보호하는 기존 역할을 넘어, 차별화된 제품 성능을 구현하는 주요 기술로 떠오르고 있다. TSV*, MR-MUF* 등 첨단 패키징 기술은 SK하이닉스 HBM에 핵심 기술로 적용되는 등 그 위상이 완전히 달라졌다.

* TSV(Through Silicon Via, 수직관통전극): D램에 미세 구멍을 뚫어 칩들을 수직관통전극으로 연결하는 기술
* MR-MUF(Mass Reflow-Molded UnderFill): 매스 리플로우(MR)는 적층된 칩 사이의 범프를 녹여 칩끼리 연결하는 기술. 몰디드 언더필(MUF)은 적층된 칩 사이에 보호재를 채워 내구성과 열 방출 효과를 높이는 기술

“P&T 기술 혁신은 반도체 패권 경쟁을 가르는 핵심 요소로 부상하고 있습니다. 고성능 칩 수요가 폭증하는 AI 시대에 우리는 첨단 패키징 기술로 최고 성능의 메모리를 개발하는 데 기여할 것입니다.”

최 부사장이 구성원들에게 가장 강조하는 마음가짐은 바로 ‘도전에 한계를 두지 않는 것’이다. 그는 “대한민국 반도체의 위상이 지금의 위치에 오를 수 있었던 건 ‘거침없는 도전’ 덕분”이라며 “세계 각국이 막대한 자본을 투입해 시장 주도권을 확보하려는 이때, 한계 없는 도전은 더 큰 의미를 가진다”고 강조했다.

“3차 세계 대전에 비유될 정도로 글로벌 반도체 패권 경쟁이 치열하게 전개되고 있습니다. 도전에 주저하는 순간 누구든 위기에 직면할 수 있습니다. 항상 성능, 수율, 원가 경쟁력 등 모든 영역에서 한계를 뛰어넘겠다는 자세로 일해야 합니다.”

최 부사장은 반도체 패권 경쟁의 핵심 축인 AI 메모리를 혁신하기 위해 ‘시그니처 메모리(Signature Memory)’ 개발을 주요 전략으로 제시했다.

“AI 시대에 발맞춰 SK하이닉스는 다양한 기능, 크기, 형태, 전력 효율 등 고객이 원하는 성능을 갖춘 ‘시그니처 메모리’에 집중하고 있습니다. 이를 구현하기 위해 HBM 성능의 키 역할을 하는 TSV, MR-MUF 등 기술을 고도화하면서, 메모리-비메모리 등 이종 간 결합을 도와 새로운 유형의 반도체 개발에 기여하게 될 칩렛*, 하이브리드 본딩* 등 다양한 어드밴스드 패키징 기술을 개발하는 데 주력하고 있습니다. 이 과정에서 우리는 한계를 두지 않고 도전해 강력한 기술 우위를 보여줄 것입니다.”

* 칩렛(Chiplet): 칩을 기능별로 쪼갠 후 각각의 칩 조각(Chiplet)을 하나의 기판 위에서 연결해 반도체의 이종간 결합 및 집적을 돕는 기술
* 하이브리드 본딩(Hybrid Bonding): 더 높은 대역폭과 고용량을 구현하기 위해 칩과 칩 사이를 범프 없이 직접 연결하는 기술. 이를 통해 데이터 통로가 짧아지고, 같은 공간 안에 더 많은 칩을 쌓을 수 있다

혁신을 이뤄낸 과감한 도전의 연속… 글로벌 생산기지 구축으로 이어간다

최 부사장이 도전을 강조하는 이유는 그가 걸어온 행보에서 찾을 수 있다. 최 부사장은 2020년 HBM3의 열 방출 솔루션 개발에 도전해 성공함으로써 제품 성능 향상에 기여했고, 2023년에는 재료비, 경비 등 원가 절감을 이뤄내 다운턴 위기 극복에 힘을 보탰다. 또 그는 챗GPT 열풍으로 늘어나는 D램 수요에 대응하기 위해 신속하게 생산 라인을 확보함으로써 회사의 AI 메모리 선도 입지를 강화하는 데 기여하기도 했다.

“지난해 AI 메모리 수요가 갑작스럽게 늘어나면서 즉각적인 대응이 어려운 상황이었습니다. 하지만, 재빨리 TSV 패키징 라인을 활용해 DDR5 D램 기반의 서버향 3DS* 모듈 제품을 추가 투자 없이 증산하는 데 성공했습니다. 빠른 시간 안에 내린 과감한 결단이 주효했던 사례로, 주저했다면 결코 이뤄낼 수 없었을 것입니다.”

* 3DS(3D Stacked Memory): 2개 이상의 D램칩을 TSV(수직관통전극)로 연결해 패키징을 완료한 고대역폭 메모리 제품. 3DS와 달리 HBM은 패키징 완료 전에 시스템 업체에 공급되어 GPU와 같은 로직 칩과 함께 패키지화 된다는 점에서 차이가 있다.

이제 최 부사장의 도전은 해외로도 확장될 예정이다. 지난 4일 SK하이닉스는 글로벌 HBM 시장 경쟁력을 높이고 어드밴스드 패키징 분야 R&D 역량을 강화하기 위해 미국 인디애나주에 패키징 생산시설을 설립한다는 계획을 발표했다[관련기사].

최 부사장은 이 과정에서 팹 구축 및 운영 전략을 짜는 등 핵심적인 역할을 했다. 앞으로 미국 패키징 공장은 본사에서 전공정을 마친 HBM 웨이퍼를 가져와 완제품을 생산하고, 글로벌 기업과 활발한 개발 협력을 이어가는 공간으로 구축될 예정이다.

“현재 팹 설계와 양산 시스템을 구체화하고, 글로벌 기업과의 R&D 협력 생태계를 구축하기 위한 준비를 진행 중입니다. 공장 가동이 본격화되면 회사의 AI 메모리 기술 및 비즈니스 리더십을 강화하는 데 크게 기여할 것으로 기대합니다.”

Beyond HBM 향한 데이터 중심의 혁신, 구성원 성장에 초점

최 부사장은 P&T의 주요 임무로 수익성 극대화, 그리고 ‘Beyond HBM’을 언급했다. 그는 “단기적으로는 국내 생산 역량을 강화해 HBM 수요에 대응하고, 글로벌 기지를 잘 활용해 수익성을 극대화하겠다”며, “장기적으로는 지금 HBM의 핵심인 MR-MUF처럼 혁신적인 패키징 기술을 확보하는 것이 목표”라고 말했다.

이를 달성하기 위해 최 부사장은 “데이터에서 답을 찾으라”고 강조한다. 그가 수십 년간 패키지 분야에 몸담으며 지켜온 철학이자 혁신의 노하우다.

“‘현장 속에 답이 있다’는 어느 드라마 속 명언처럼, P&T 공정 현장에는 엄청난 양의 데이터가 있습니다. 이를 잘 활용하면 수율을 높일 수 있고, 신제품 개발에 힌트를 얻을 수도 있습니다. 데이터가 성장의 지름길을 안내해 준다는 생각으로 업무에 임해야 합니다.”

끝으로 최 부사장은 구성원 성장을 위한 지원을 아끼지 않겠다고 강조했다. 그는 “패키징 기술의 위상을 높인 주역은 다름 아닌 구성원들”이라며 “HBM의 열 방출 이슈를 패키징 단계에서 해결하는 등 문제를 획기적으로 개선한 건 모두 구성원 아이디어에서 비롯됐다”고 말했다. 최 부사장은 구성원들이 늘 시장을 이끈다는 자부심으로 도전할 수 있도록 지속적인 성장 기반을 마련한다는 계획이다.

“우리 회사는 국내외 대학 및 연구소와 활발하게 교류하고 있습니다. 이를 적극 활용해 P&T 구성원들이 다양한 글로벌 경험을 쌓고 R&D 역량을 더 키울 수 있도록 지원할 계획입니다. 이를 통해 구성원과 함께 성장하고 발전하는 P&T를 만들어가겠습니다.”

“지난해 해동젊은공학인상 ‘기술부문’ 수상을 한 것은 저에게 특별한 일이었습니다. 보통 임원이 받는 상을 팀장으로서 최초로 수상했기 때문인데요. 올해 이렇게 임원 자리에까지 올라 책임이 더욱 막중하게 느껴집니다. 지금 제 위치에서 해야 할 일을 최선을 다해 이뤄내겠습니다.”

포기하지 않는 도전, AI 메모리 반도체의 혁신을 만들다

손 부사장은 최근 반도체 업계 전체의 뜨거운 관심을 받고 있는 HBM 개발 과정에서 중요한 역할을 맡았다. HBM의 핵심 기술이라 불리는 TSV*와 SK하이닉스 독자 기술인 MR-MUF*의 도입 초기 단계부터 개발을 이끌어 오며, 회사 AI 메모리 기술 리더십을 공고히 하는 데 큰 역할을 했다.

“회사 기여도를 떠나 개인적으로 생각하는 가장 큰 성과는 10여 년 전 1세대 HBM 개발이라고 생각합니다. 당시에는 정말 아무것도 없는 상태에서 무에서 유를 창조하듯 개발에 힘썼는데요. 수많은 시행착오와 실패 속에서도 포기하지 않고, 위기를 전환점으로 삼아 더 나은 방향으로 이끌어온 덕분에 지금의 5세대 HBM3E와 Advanced 패키지 기술을 성공적으로 개발할 수 있었습니다.”

손 부사장은 다가오는 AI 시대에서도 지금까지 보여준, 포기하지 않는 도전정신이 필요하다고 강조했다. 새롭게 펼쳐질 미래에도 예상치 못한 수많은 도전과 실패가 기다리고 있으며, 이를 이겨내고 혁신을 이뤄내는 것이 중요하다는 설명이다.

“회사가 HBM의 가치에 대해 확신을 갖고 끝까지 개발을 이어왔던 것처럼, 저는 앞으로도 급변하는 AI 시대를 이끌어갈 차세대 AI 메모리 기술 개발에 힘쓰도록 하겠습니다.”

‘토털 AI 메모리 프로바이더’로 도약할 때

손 부사장은 급변하는 AI 시대에서 SK하이닉스의 역할도 점차 변화하고 있다고 말했다. 지금까지의 단순 제품 공급자를 넘어 ‘토털 AI 메모리 프로바이더(Total AI Memory Provider)’로 자리매김해야 한다는 것이다.

“작년 어드밴스드 패키지 기술을 개발할 때만 해도, 이를 공정 기술과 엮는 통합 작업을 한 조직에서 담당했습니다. 이는 개발 초기에 시행착오를 줄일 수 있는 방법이긴 하지만, 기술이 고도화되고 다양해질수록 효율성과 전문성에서 약점을 가지고 있습니다. 고객별로 특화된 AI 메모리를 개발하기 위해서는 기술의 유연성과 확장성이 중요해지고 있어 기존 방식을 벗어난 접근법이 필요합니다.”

손 부사장은 AI 기술이 여러 영역에서 활용되는 만큼 이를 구현하기 위한 하드웨어 역시 다변화하고 있다고 말했다. 그는 “이러한 흐름에 선제적으로 대응하기 위해 기존 조직을 세분화하고 각 조직마다 전문성을 향상시킬 계획”이라고 말했다.

“다양한 AI를 구현하기 위해 AI 메모리의 특성도 더 다양해져야 합니다. 우리는 이러한 변화에 대응할 수 있는 다양한 어드밴스드 패키지 기술력을 보유하는 것이 목표입니다. 고객의 어떠한 니즈도 충족할 수 있는 차별화된 솔루션을 제공할 계획입니다.”

“후배들이 성장할 수 있는 좋은 터전 만들어 주고파”

신임임원으로서 포부를 묻자, 손 부사장은 구성원들이 창의성을 마음껏 발휘하며 성장하고 발전할 수 있는 환경을 만들고 싶다고 밝혔다. 특히, 학계 및 산업계와의 다양한 교류를 통한 외연 확장의 중요성을 강조했다.

“당장의 성과도 중요하지만, 장기적인 관점에서 기술력을 확보하는 것이 더욱 중요합니다. 저 역시 처음 TSV 기술과 HBM을 개발할 때, 자유로운 환경에서 학계 등 외부와의 교류를 통해 많은 도움을 받았고, 그것이 저에게 큰 자산이 됐습니다.”

손 부사장은 지금 맡고 있는 조직에서도 이와 같은 문화가 자리 잡기를 기대한다고 밝혔다. 그는 “현재 우리 구성원들 자체로도 이미 훌륭하지만, 외부와의 교류를 통해 글로벌 No.1 엔지니어가 될 수 있도록 도와주고 싶다”며 “구성원들이 하고 싶은 것을 맘껏 펼치며 다 함께 성장하는 환경과 문화를 만드는 것이 가장 중요한 목표”라고 덧붙였다.

끝으로 손 부사장은 구성원들의 행복이 가장 중요하다고 강조했다.

“행복이란 우리가 삶의 가치를 이해하고, 어떻게 성장할 수 있을지 고민하는 것에서부터 시작된다고 봅니다. 지금까지 우리가 이뤄온 많은 것들이 있지만, 여기에 안주하지 않고 스스로를 성찰하고 더 나아질 수 있도록 노력한다면 그 안에서 우리의 행복이란 꽃을 피울 수 있을 것이라고 생각합니다. 올 한 해도 조금 더 행복해지는 우리 구성원들이 됐으면 좋겠습니다.”

▲ 좌측부터 한국마이크론전자 및 패키징학회 강사윤 학회장, 학술부문 수상자 한국생산기술연구원 고용호 수석연구원, 기술부문 수상자 SK하이닉스 손호영 팀장, 해동과학문화재단 김영재 이사장

“이번 수상은 결코 혼자 받은 상이 아니라고 생각합니다. 기술 개발을 위해 함께 달려온 모든 구성원들께 감사하다는 말씀을 드리고 싶습니다. 지금까지의 영광을 넘어, 새로운 패키지를 개발하는 선행 연구·개발의 관점에서 계속해서 도전하며 세상을 놀라게 하고 싶습니다.”

지난 10월 26일 SK하이닉스 P&T(Package&Test) 손호영 팀장이 제14회 해동젊은공학인상* ‘기술부문’을 수상했다. 이 상은 대덕전자 창업주 고(故) 김정식 회장이 반도체 패키징 분야 기술 발전에 기여한 젊은 공학인을 격려하기 위해 제정한 상으로, 한국마이크로전자 및 패키징학회(KMEPS)에서 주관한다.

* 해동젊은공학인상: 대덕전자 창업주 고(故) 김정식 회장이 설립한 해동과학문화재단이 제정한 상이며, 사단법인 한국마이크로전자 및 패키징학회 주관으로 2006년 1회 시상을 시작했다. 2020년부터 학술상과 기술상을 구분하여 시상하고 있다.

손 팀장은 회사의 3차원 실리콘관통전극(TSV)* 기술 도입 초기부터 주요 기술 개발을 리드하며, 고용량·고사양 메모리 패키지의 핵심 기술을 완성하는 데 기여했다. 특히, 세계 최초로 멀티 칩 스태킹(Multi Chip Stacking) 구조에 MR-MUF* 기술을 도입했고, HBM* 제품 개발에 주도적인 역할을 했다. 어드밴스드 패키징(Advanced Packaging) 분야 최고의 기술 전문가로 인정받는 그는 현재 차세대 패키지 기술 개발 전반을 이끌고 있다.

* TSV(Through Silicon Via): D램 칩에 수천 개의 미세 구멍을 뚫어 상하층 칩의 구멍을 수직 관통하는 전극으로 연결하는 기술
* MR-MUF(Mass Reflow-Molded UnderFill): 적층한 칩 사이에 보호재를 넣은 후 전체를 한번에 굳히는 공정으로, 칩을 하나씩 쌓을 때마다 필름형 소재를 깔아주는 방식 대비 공정이 효율적이고, 열 방출에도 효과적인 공정으로 평가받음
* HBM(High Bandwidth Memory): 여러 개의 D램 칩을 TSV(Through Silicon Via)로 수직 연결해 데이터 처리 속도를 혁신적으로 끌어올린 고부가가치, 고성능 제품. HBM은 1세대(HBM)-2세대(HBM2)-3세대(HBM2E)-4세대(HBM3)를 거쳐 현재 5세대(HBM3E)까지 개발됨. HBM3E는 HBM3의 확장(Extended) 버전

뉴스룸은 손 팀장을 만나 패키지 기술 개발 공적과 회사 미래 경쟁력의 기반인 어드밴스드 패키징 기술 개발 비전에 관해 들어보았다.

패키지 기술 개발로 ‘혁신의 기반’을 닦다

손호영 팀장은 1세대 HBM 개발 초기부터 프로젝트에 참여, 세계 최초로 HBM 개발에 성공하며 현재 HBM3와 HBM3E가 AI 메모리 대표 제품으로 부상하는 데 기여한 주역이다.

손 팀장은 “업계 최고의 기술력으로 인정받고 있는 HBM은 기존에 없던 혁신적인 제품이었기 때문에, 개발 당시 기준으로 삼을 데이터도 존재하지 않았다”며 “제품을 개발하고, 표준 스펙을 만들어 인증하는 모든 과정이 무에서 유를 창조하는 일이나 다름없었다”고 회상했다.

그는 “TSV는 HBM 개발 착수 이전에 고용량 메모리 애플리케이션을 개발하며 계속 연구했던 기술”이라며 “그때의 연구 결과가 있었기에, 비록 시행착오는 겪었지만 결국 HBM 제품화에 성공할 수 있었다”고 말했다. 손 팀장은 ‘기술의 진화’는 성공을 바탕으로 이루어지는 일이지만, 성공은 결국 모든 실패한 경험들이 긍정적으로 쌓여 완성된다는 자신만의 소신을 밝혔다.

“TSV뿐만 아니라 MR-MUF 공법 역시 이전에 계속 연구해 왔던 기술입니다. 물론, HBM과 같이 얇은 두께의 칩에 이 공법을 적용한 경우는 어디에도 없었습니다. 당사가 기술 우위를 점할 수 있었던 것은 지난 경험을 담보로 성공 의지를 다지며 도전했기 때문입니다.”

손 팀장은 계속해서 선행 기술 연구·개발에 매진하고 있다. 그는 최근 업계 최초로 모바일용 팬아웃 WLP(Fan-out WLP)* 기술인 VFO* 기술을 제안하며 또 다른 혁신의 시작을 알렸다. 팬아웃 WLP는 본래 메모리 반도체에 적합하지 않다고 여겨지던 기술이지만, 손 팀장은 고정관념을 깨고 모바일 메모리에 응용하여 한계를 돌파한 것이다.[관련기사] 그는 “VFO 기술로 기판(Substrate)을 없애 더 얇은 패키지를 구현했고, 전력 효율과 발열 문제도 개선했다”며 “이를 통해 향후 모바일 시장을 선도할 수 있는 혁신적인 메모리 제품을 선보일 것”이라고 자신감을 내비쳤다.

* 팬아웃 WLP(Fan Out Wafer Level Package): 기판(Substrate) 없이 칩 바깥 영역에 바로 데이터 출입(I/O) 단자를 붙여 반도체를 만드는 후공정 패키지 기술로 칩 사이즈를 혁신적으로 줄이고 저전력 구현이 가능함
* VFO(Vertical Fan-out): 곡선 와이어 본딩을 수직으로 연결해 소형화하고 발열 문제를 개선한 기술 [관련기사]

어드밴스드 패키징 기술 연구로 더 먼 미래를 준비할 것

손 팀장이 성공적으로 개발한 ‘최초의 기술’은 결국 회사를 넘어 대한민국의 기술 진화까지 이끌었다는 평가다. 그는 국내외 40여 편의 논문 발표와 30여 편의 특허 및 국제표준 출원, 국제 최고 권위의 패키징 관련 학회 분과위원 활동 등을 통해 대외에 회사의 기술력을 입증했고, 국가 경쟁력 향상에도 기여했다.

손 팀장의 눈은 계속 미래를 향하고 있다. 그는 “HBM이 지금보다 더 높은 대역폭과 더 큰 용량을 구현하기 위해서는 더 많은 칩을 쌓아야 한다”며 “언젠가는 현재의 기술도 한계가 올 것이기 때문에, 이를 위해 어드밴스드 패키징 기술인 ‘하이브리드 본딩(Hybrid bonding)*’을 적용하는 계획을 준비 중”이라고 말했다.

* 하이브리드 본딩(Hybrid bonding): 범프 없이 칩과 칩을 접착하고, 데이터 통로를 곧바로 연결하는 고도화된 본딩 기술

특히, 그는 현시점에서 가장 중요한 것은 ‘확장 가능성’이라고 언급했다.

“머지않아 시스템 반도체와 메모리 반도체의 관계 안에서도, 메모리 반도체 내부 기능 안에서도 모든 기능이 해체되고 다시 합쳐지는 이종 집적*이 일어날 것입니다. 그것을 구현하는 방식이 바로 어드밴스드 패키징 기술입니다. 이 기술에는 하이브리드 본딩을 이용한 수직 적층 방식이 있는가 하면, 수평으로 칩을 연결하는 팬아웃 방식을 활용한 이종 칩 집적이나 칩렛* 연결 방식 등이 있습니다. 이들은 모두 기존과는 전혀 다른 방식의 기술입니다. 우리는 고정관념을 깨고, 기능의 확장 가능성에 주목해야 합니다.”

* 이종 집적(Heterogeneous Integration): 기능과 역할이 다른 반도체를 결합하는 기술
* 칩렛(Chiplet): 각각의 기능이 있는 분할된 여러 개의 칩을 재조합하는 기술로 이종 칩 집적 패키징 기술을 수반하는 새로운 설계 방식

또, 손 팀장은 패키지 기술의 진화로 반도체 융합이 이루어지는 미래에는 반도체 업계 내 다양한 협력 구조가 더욱 중요해질 것이라고 강조했다. 제품 및 기술 개발 초기 단계에서부터 다양한 회사들과의 협업이 진행되어야 미래 방향성에 맞는 시너지를 낼 수 있기 때문이다.

그가 활발하게 대외 연구활동을 하는 것도 이런 협력과 시너지를 이루어내기 위한 것이다. 손 팀장은 “사실, 회사 업무와 동시에 학회 참여나 논문 발표 등의 활동을 진행하는 것이 쉽지만은 않았다”며 “하지만 선행 기술 연구에서도 대외 커뮤니케이션 활동과 네트워킹이 점점 중요해지는 만큼, 회사에서도 적극적으로 지원해 주고 개인적으로 동기부여도 가능했기에 최선을 다했다”고 말했다.

끝으로 그는 패키지 기술 연구를 통해 HBM 성공의 초석을 닦았던 것처럼, 미래 반도체의 성공 가능성을 열어주는 연구 문화를 끌어가겠다는 목표를 전했다.

“지금 하는 새로운 기술 연구가 성공할지, 실패할지 현재로서는 알 수 없습니다. 하지만 성공과 실패를 넘어, 미래 기술을 내다보는 SK하이닉스의 안목과 그에 걸맞은 우리의 도전은 멈추지 않고 계속 될 것입니다. 이러한 도전 의지를 후배들이 이어받아 가능성을 열어주면, 결국 미래에는 HBM보다 더 빛나는 제품이 개발되어 미래를 밝힐 것으로 확신합니다.”

“모어 댄 무어(More than Moore)”

무어의 법칙*이 한계에 다다르자, 이를 넘어서기 위한 업계의 움직임이 분주하다. 그동안 메모리 업계는 미세화 기술, 그러니까 전기신호가 지나는 길의 폭(선폭)을 줄이고, 데이터 담는 소자를 더욱 옹기종기 모으는 기술로 같은 면적에서 보다 많은 데이터를 저장할 수 있도록 했다. 하지만 선폭을 줄일수록 전자 간 간섭이 늘고, 전류가 누설되며 발열이 심해졌다. 이에 따라 미세화는 갈수록 어려워졌고, 그 속도는 점점 더뎌지고 있다.

* 무어의 법칙 : 반도체 발전 속도에 관한 이론으로, 용량이(트랜지스터 수가) 1~2년마다 2배씩 증가한다는 법칙. 인텔 창립자 고든 무어(Gordon Moore)가 발견해 무어의 법칙으로 불림

이 가운데 업계는 후공정 패키지 기술에서 답을 찾았다. 웨이퍼에 회로를 그리는 전공정이 아닌, 전선을 깔고 포장하는 후공정 패키지[관련기사]에 신기술을 도입, 미세화 한계를 해결하며 성능과 효율 그리고 용량 개선을 꾀하고 있는 것. 특히 SK하이닉스는 D램(DRAM), 낸드플래시(NAND Flash, 이하 낸드) 등 종류가 다른 칩(이하 이종 칩)을 하나로 모으고, D램을 수직으로 쌓아 대역폭을 늘리는 등 어드밴스드 패키지(Advanced Package) 기술로 한계를 뛰어넘고 있다.

앞선 기술력으로 무어의 법칙 그 이상의 가치를 만들어내는 리더, SK하이닉스가 보유한 최첨단 패키지 기술을 뉴스룸에서 소개한다.

무어를 넘어 이종 집적 시대에 대응하라… 첨단 패키지 기술 개발에 ‘박차’

최근 SK하이닉스는 국내외 컨퍼런스를 통해 ‘다음 세대 반도체’에 관해 이해관계자들에게 지속해서 공유하고 있다. 여러 행사에서 많은 발표가 이뤄졌는데 핵심은 이종 집적(Heterogeneous Integration) 즉, 시스템(System) 반도체와 메모리(Memory) 반도체를 불문한 반도체 통합이다.

이 개념은 서로 다른 칩을 최대한 가까운 위치에 모으는 것을 말한다. 연산을 위한 데이터 이동 경로를 최소화해 최상의 성능과 효율을 내는 하나의 칩으로 완성하는 것이다. 궁극적으로 로직(Logic) 칩과 메모리 반도체가 합쳐진 ‘시스템 인 패키지(SiP, System in Package)*’ 형태이고, 미세화는 기본이며 어드밴스드 패키지 기술이 같이 접목되어야 비로소 구현할 수 있다.

* 시스템 인 패키지(SiP, System in Package) : 단일 패키지로 묶인 다수의 집적회로를 뜻하며, 전자 시스템의 모든 기능 또는 대부분의 기능을 수행할 수 있음

SK하이닉스는 향후 40년을 이종 집적 시대로 보고 이에 대응하기 위한 첨단 패키지 기술을 지속해서 개발하고 있다. 아울러 다양한 방법으로 D램과 낸드를 쌓고 모아 고성능 · 고용량의 신제품을 선보이고 있기도 하다. 이를 위한 주요 기술로는 칩렛(Chiplet), MCP, VFO, 어드밴스드(Advanced) MR-MUF 등을 꼽을 수 있다.

Adv. PKG (1) – 칩렛(Chiplet) “여러 개로 쪼개고 다시 모아 저비용 · 고효율 메모리 구현”

우리가 아는 반도체는 여러 기능의 조합으로 구성된다. CPU만 하더라도 연산, 저장, 전력, 데이터 출입구(I/O) 등의 영역이 모여 하나의 칩을 이룬다. 이 모든 영역을 한번에 제작하고 포장한 것이 반도체인 것이다. 쉽게 말해 많은 종류의 과자를 한번에 만들고 하나의 박스에 담은 일종의 종합선물세트 같은 개념이다.

과거에는 이 같은 방식으로 반도체를 만드는 것이 일반적이었다. 하지만 고성능화, 미세화가 계속되며 문제가 생기기 시작했다. 기능이 다른 반도체 소자를 각각 과자 하나로 본다면, 담아야 할 과자(소자)가 많아지면서 선물세트 부피가 자꾸만 커졌다. 과자 수가 많다 보니 내부 배열은 한층 복잡해졌다. 작업 중 부서지는 과자(불량 소자)라도 생기면, 내부가 부스러기로 엉망이 되어 선물세트를 통째로 버려야 하는 일도 종종 발생했다.

‘과자를 따로따로 제작해 포장하고, 각각의 과자 박스를 깔끔하게 이어 붙이면 어떨까?’

업계는 고민 끝에 실마리를 찾았는데, 앞서 언급한 반도체 각 영역을 개별로 제작하는 것이다. 이렇게 탄생한 기술이 바로 칩렛(Chiplet)이다. 칩렛은 하나의 칩을 기능별로 나누어 제작하고 다시 모으는 기술이다. 즉 연산, 저장, 전력, 데이터 출입구 기능 등을 갖춘 칩을 따로 만들어 포장하고, 후공정 패키지 단계에서 합친다는 이야기다. 이때 나눠진 칩 조각을 칩렛으로 부른다. 각각의 조각을 원하는 방식으로 자유롭게 배치하고 조립한다는 점에서 칩렛은 레고 블록에 비유되기도 한다.

다시 선물세트를 떠올려 보자. 모든 과자를 한번에 만들어 포장하지 않고, 따로 만들어 포장한 박스를 합치면 부서진 과자 때문에 선물세트 전체를 버리는 일이 줄어든다. 단품 과자 박스만 갈아 끼우면 그만이다. 이미 만들어 놓은 과자 박스를 가져와 다시 끼울 수도 있다.

이렇게 커다란 선물 박스를 조그마한 개별 박스로 쪼개어 제작하면 하나가 문제가 되어 전체를 버리는 경우가 줄어들기에 같은 비용으로 더 많은 양품을 확보할 수 있다. 또, 모든 과자를 값비싼 기계로 만들 필요도 없다. 반죽해서 굽기만 하는 비스킷은 상대적으로 저렴한 기계로 제작하고, 초콜릿을 덧입히는 등 과정이 복잡한 과자만 값비싼 기계로 제작하면 된다.

칩렛의 장점도 이와 같다. 먼저, 칩을 여러 개로 나누기에 특정 영역의 불량 소자 탓에 칩 전체를 버리는 일이 준다. 개별 칩렛만 갈아 끼우면 되고 만들어 놓은 칩렛을 재활용할 수도 있다. 칩렛은 작은 다이(Die)* 여러 개로 제작되기에 웨이퍼당 더 많은 다이를 만들 수 있어 수율도 높다.

또한, 차별화된 공정을 적용할 수 있다. 핵심 칩렛은 10㎚(나노미터) 공정, 이외는 20㎚ 공정으로 제작하는 식이다. 값비싼 공정을 일괄 적용할 필요가 없어, 개발 효율 향상은 물론 비용 절감 효과도 있다. 아울러 고성능을 요하는 칩렛에 자원을 집중하는 등 개발 환경을 유연하게 꾸릴 수도 있다. 이렇게 칩렛이 개발되며 업계는 적은 비용, 높은 효율로 반도체를 생산할 수 있게 됐다.

* 다이(Die) : 웨이퍼에서 잘라내기 전 상태의 칩 하나하나를 다이(Die)로 칭함

칩렛은 기능이 다른 소자(a-1/a-2)를 결합하는 것이 기본 개념이다. 기능별로 분리된 칩을 기판(Substrate)에 올려 이어 붙이는데, 이때는 2D, 2.5D, 3D 등의 구조를 고려할 수 있다. 2D는 서로 다른 칩을 수평으로 나란히 붙이는 구조, 3D는 서로 다른 기능을 하는 칩을 수직으로 쌓는 구조다. 2.5D는 2D 구조의 칩렛과 기판 사이에 RDL 인터포저(RDL Interposer)*를 끼워 넣는 방식이다. 실리콘 소재의 이 회로판은 기판보다 얇고 데이터 출입 단자의 밀도가 높다. 데이터 다니는 길이 촘촘하게 배치되어 있다는 의미다.

자전거 도로를 떠올리면 쉽다. 인도를 기판으로, 자전거 도로를 RDL 인터포저로, 사람을 데이터로 봤을 때, 이 자전거 도로는 인도 옆에 붙어 사람(자전거 탄 사람)을 더욱 빠르게 이동시켜 주는 것이다. 이처럼 RDL 인터포저는 더욱 빠른 데이터 속도를 구현할 수 있다. 구조는 2D이지만, 2.5D로 정의하는 이유다.

* RDL(Re-Distribution Layer, 재배선) 인터포저 : 크기가 작은 반도체 회로와 크기가 큰 기판 회로를 전기적으로 연결하기 위해 중간에 새 회로를 구성하는 것을 의미

한편, SK하이닉스는 CXL* 메모리 제품[관련기사] 컨트롤러(Controller)에 칩렛을 개발하고 있다. 기능별로 분리된 컨트롤러 칩렛은 각각 통신하고자 하는 대상과 2.5D로 최단 거리에 배치되어 통신 속도를 향상시키고, 고용량 메모리로 확장하는 데 기여할 것으로 기대된다. 앞으로도 SK하이닉스는 빅데이터와 AI 시대를 선제적으로 대응하는 CXL 메모리를 개발하여 고성능 컴퓨팅 시스템의 미래를 선도할 예정이다.

* CXL(Compute Express Link) : 고성능 컴퓨팅 시스템을 효율적으로 구축하기 위한 PCIe 기반 차세대 인터커넥트 프로토콜. 메모리, GPU, AI 가속기 등 다양한 솔루션을 보다 효율적으로 통합하여 활용할 수 있게 해줌

Adv. PKG (2) – MCP “둘 이상을 하나로 모아 고부가가치 메모리 구현”

MCP는 멀티 칩 패키지(Multi-Chip Package)로, 두 개 이상의 메모리를 하나로 구성하는 기술이다.

칩렛과 혼동할 수 있으나 결이 다르다. MCP는 여러 개의 칩을 적층해 하나로 패키징하는 것이다. 특히 메모리 부분에 특화된 기술이다. 예컨대 낸드(a)와 D램(b)을 결합하는 것이 MCP다.

조금 더 쉽게 이해하기 위해 소시지와 떡을 하나씩 꽂아 만든 휴게소 음식을 떠올려 보자. 이 음식은 ‘떡’과 ‘소시지’라는 식재료 두 개를 쌓아서 만든다. MCP 역시 낸드(a)와 D램(b)처럼 완전히 다른 성질의 얇은 칩(a/b)을 모으고 쌓아서 제작한다. 과거에는 동종 칩을 여러 장 쌓아 구현하는 제품도 MCP 영역에 포함했으나, 현재는 여러 개의 칩을 합친다는 의미로 많이 쓰인다.

여러 개의 칩을 모아 쌓는 이유는 전력 소모량과 칩 크기를 모두 최소화하면서 고용량을 구현하기 위함이다. 다시 말해, 효율 향상 및 모바일 최적화다. 꼬치 간식을 떡 따로, 소시지 따로 먹는다고 생각해 보자. 식탁 위에 떡과 소시지 접시가 따로 놓이며 불필요한 공간을 많이 차지하게 된다. 하나씩 번갈아 먹어야 하기에 번거롭기까지 하다. 반면 꼬치로 모으면 공간을 적게 차지하며, 먹기에도 효율적이다.

MCP도 마찬가지다. MCP는 국제반도체표준화회의(JEDEC)가 규정한 두께 규격 1.4㎜ 이하로 제작된다. 특히 국제반도체표준화회의는 고객 및 시장 동향에 따라 축소된 패키지 두께 규격을 요구하고 있다. 이처럼 MCP는 작은 크기, 얕은 두께 안에 여러 개의 칩이 포함돼 패키지를 소형화하는 데 유용하기에 각 칩이 차지하는 공간이 줄어든다. 기기에 부착하는 과정도 단순화한다. 기기 메인 기판에 낸드 따로, D램 따로 장착하는 방식과 비교해 기기 제조 과정이 단순해진다는 이야기다. 여러 칩을 한 번에 구동해 전력 효율도 좋다. 이런 이유로 MCP는 소형 칩을 선호하는 모바일 분야에서 주로 쓰인다.

MCP의 조합 방식은 다양하다. 낸드와 D램을 예로 들자면, 하나의 기판(Substrate) 위에 낸드와 D램을 따로 쌓는 케이스(수직 개별 적층), D램 위에 낸드를 얹어 쌓는 케이스(수직 혼합 적층) 등 여러 가지가 있다. 각 칩은 얇은 접착용 필름*을 이용해 붙이고, 금 · 구리 · 알루미늄 등으로 이루어진 선(와이어)으로 기판에 연결한다. 이후 보호재*로 감싸 최종 완성한다.

* 얇은 접착용 필름 : 칩을 보호하고 반도체를 기판에 접착하는 필름 형태의 접착제로 DAF(Die Attach Film)를 말함

* 보호재 : 칩을 밀봉해 열·습기·충격으로부터 보호하는 역할, 에폭시 밀봉재(EMC, Epoxy Molding Compound)가 주로 쓰임

SK하이닉스는 이와 같은 MCP를 지난 2001년부터 시작해 20년 이상 생산하고 있다. 2007년 세계 최초 24단 낸드 MCP를 선보이는 등[관련기사] 정교한 공정으로 50㎛(마이크로미터) 이하의 칩을 제어하고, 적층해 경쟁력 있는 MCP 제품을 내놓고 있다. 회사는 고집적도 제품의 글로벌 모바일 수요가 지속적으로 증가함에 따라 제품 개발을 지속해 수익성을 높여간다는 계획이다.

Adv. PKG (3) – VFO “요즘 대세 팬아웃 WLP를 D램 쌓기에 접목”

VFO(Vertical wire Fan Out), 직선은 곡선보다 짧고 빠르다. 칩과 회로를 연결하는 전선 즉, 와이어(Wire) 이야기다. VFO는 기존 곡선 와이어 본딩(Wire bonding)을 수직으로 연결하여 공간을 최소화하고 전력 소모를 줄이는 기술인데, 칩 면적 바깥에 와이어를 연결하여 패키지 크기에 부담을 주던 팬아웃(Fan Out) 기술에 혁신을 가져왔다.

여기서 팬아웃 WLP(Fan Out Wafer Level Package)는 기판(Substrate) 없이 칩 바깥 영역에 바로 데이터 출입(I/O) 단자를 붙여 반도체를 만드는 후공정 패키지 기술을 말한다. 이 팬아웃 WLP 제품은 기판이 없는 만큼 두께가 얇다. 반도체와 메인 기판 사이 배선 길이가 감소하여 향상된 전기적 특성을 갖췄고 열효율도 높다. 또한, 더 많은 데이터 출입구를 배치할 수 있어 고성능 제품을 구현하는 데도 적합하다.

그런데 우수한 특성에도 불구하고 그동안 팬아웃 WLP 기술을 메모리에 활용하는 데는 한계가 있었다. 칩을 쌓고 양옆에 곡선의 와이어를 붙여 기판에 연결하는 구조는 메모리에 팬아웃 WLP 기술을 적용하기엔 적합하지 않았기 때문.

이 한계를 극복한 것이 SK하이닉스가 세계 최초로 개발한 VFO다. SK하이닉스는 수직의 버티컬 와이어(Vertical Wire)를 활용, D램을 적층하면서 최적의 팬아웃 WLP를 구현했다. 여기에 수직 와이어가 주는 장점까지 더했다. 전기 신호가 지나는 선을 긴 곡선에서 짧은 직선으로 바꾸어 전력 효율을 더욱 높인 것이다. 산비탈을 타고 빙빙 돌아서 가야 하는 길에 수직의 터널을 뚫어 더 적은 힘과 시간을 들여 목적지에 도착할 수 있게 했다고 보면 된다.

이러한 장점 덕분에 VFO는 지난 IEEE 2023에서 발표되며, 모바일 기기 트렌드에 부합하는 메모리 기술로 주목받기도 했다[관련기사].

최근 SK하이닉스는 VFO 기술 개발을 마치고 검증을 진행했는데, LPDDR 제품에서 기존 와이어 제품 대비 유의미한 성과를 거뒀다. 기다란 곡선 와이어에서 짧은 수직 와이어로 교체하며 와이어 길이가 4.6배 줄었고, 전력 효율은 4.9% 개선됐다. 방열 성능도 1.4% 향상된 결과를 보였다. 눈에 띄는 부분은 패키지 두께다. SK하이닉스는 무려 27%에 달하는 패키지 다이어트에 성공했다.

최근 업계는 스마트폰 고사양화에 발맞추고, 스마트폰 내 배터리 용량 확보를 위해 부품 크기를 줄이고자 팬아웃 WLP 도입을 가속하고 있다. SK하이닉스는 VFO를 통해 모바일에 더욱 최적화한 메모리를 개발, 고객의 요구사항을 만족시키며 글로벌 시장을 선도할 수 있게 됐다.

Adv. PKG (4) – 어드밴스드 MR-MUF “안정적 · 효율적 12단 HBM3 완성”

어드밴스드 MR-MUF를 이해하려면 MR-MUF(Mass Reflow-Molded UnderFill)부터 알아야 한다. MR-MUF는 다수의 칩을 적층할 때 한번에 포장하는 기술이다.

HBM은 TSV*로 1,024개의 통로(데이터 출입구(I/O))를 낸 D램 칩 여러 개를 쌓아서 데이터 다니는 길, 즉 대역폭을 넓힌 메모리다. 여기서 적층된 칩을 수직으로 관통하는 1,024개 통로는 와이어 없이 연결하고 칩은 보호재로 감싸는데, 이때 쓰는 기술이 MR-MUF다[관련기사].

* TSV(Through Silicon Via) : D램 칩에 수천 개의 미세 구멍을 뚫어 상하층 칩의 구멍을 수직 관통하는 전극으로 연결하는 기술. SK하이닉스는 TSV 기술을 활용해 최대 819GB/s(초당 819기가바이트) 데이터 처리 속도를 가진 HBM3를 개발함

MR-MUF 기술은 수직 적층된 칩을 효율적으로 연결하는 데 강점이 있다. 제조 과정에서 생산성을 끌어올리면서 제품 신뢰도를 높이는 혁신적인 공정 기술인 것이다.

먼저 매스 리플로우(MR, Mass Reflow)에서는 수직 적층된 칩과 회로를 연결하는데, 각 칩의 통로 아래에는 가교 역할을 하는 마이크로 범프(Micro Bump, 이하 범프)가 붙는다. 이 범프의 납 소재가 녹으면서 위아래 칩의 통로가 연결되는 것이다. 이때 모든 범프를 한번에 녹여 칩을 잇는데, 이를 리플로우(Reflow)라고 한다. 대량의 범프를 녹인다는 의미에서 앞에 매스(Mass)가 붙는다.

몰디드 언더필(MUF, Molded UnderFill)은 칩을 보호하기 위해 칩 사이와 칩 주변 등 외부에 보호재를 씌우는 공정 기술이다. 보호재로 칩 사이를 채우는 작업을 언더필(UnderFill), 칩을 감싸는 작업을 몰딩(Molding)이라 부르며, 이 과정을 동시에 진행하는 것을 말한다.

MR-MUF를 이해했다면 왜 어드밴스드(Advanced)가 붙는지 살펴볼 차례다. 어드밴스드 MR-MUF는 기존의 단점을 보완한 기술이다. MR-MUF에선 리플로우가 고열로 진행되다 보니, 칩이 휘어지는 현상(Warpage)이 발생했다(이 문제로 기존에는 MR-MUF 공정을 적용하는 데 어려움이 있었다).

SK하이닉스는 MR-MUF의 장점 때문에 이 기술을 고수했는데, 문제는 12단 HBM3를 개발하면서 불거졌다. 칩 두께가 기존 대비 40% 더 얇아지면서, 휘어짐을 극복할 신기술 개발이 필요해진 것. 이에 SK하이닉스는 업계 최초로 ‘칩 제어 기술’을 도입하고, ‘신규 보호재’로 열 방출까지 개선해 냈다. 이 두 가지가 더해져 탄생한 기술이 어드밴스드 MR-MUF다.

칩 제어 기술은 칩 하나를 쌓을 때마다 순간적으로 높은 열을 가하는 식으로 구현한다. 이때 상단 칩 아래에 붙은 범프가 하단 칩 위에 있는 얇은 패드에 가접합된다. 패드는 칩을 단단하게 잡아 휘어짐을 예방한다. 이 과정은 칩을 쌓을 때마다 반복한다. 작업이 끝나면 MR-MUF로 최종 접합하고 포장하는데, 포장 시에는 방열 효과가 더욱 뛰어난 신규 보호재를 쓴다.

SK하이닉스가 신규 공법까지 개발하며 MR-MUF를 고수한 이유는 이 기술이 가진 안정성과 효율성 때문이다. 오븐에 수많은 호떡을 차곡차곡 쌓고, 일정한 열로 굽는다고 생각해 보자. 열이 고르게 퍼져 알맞게 구워진 호떡 수십 개를 한 번에 만들 수 있다. MR-MUF는 바로 이 오븐과 방법이 유사하다. 오븐에 굽듯 열을 고르게 가하고 모든 칩을 한번에 접착하기에 안정적이고 효율적이다. 칩 사이에 보호재를 채우고 포장 작업을 동시에 진행하여 더욱 효율성이 높다.

실제로 SK하이닉스는 이 기술로 기존 대비 생산성을 3배 개선한 효과를 봤다. 얇은 칩을 12단으로 쌓아 HBM3를 구현한 것과 열 방출을 36% 개선한 것도 이 기술 덕분이다. 이렇게 SK하이닉스는 최첨단 패키지 기술로 현존 최대 용량, 고성능 24GB 12단 HBM3를 개발[관련기사]하면서 두께는 16GB 8단 제품과 동일하게 유지하는 혁신을 이뤘다.

한편, SK하이닉스는 향후 본딩 기술을 고도화해 HBM에 적용할 예정이다. 적용 중인 범프 없이 칩과 칩을 접착하고, 데이터 통로를 곧바로 연결하는 ‘하이브리드 본딩(Hybrid bonding)’을 통해 신제품을 개발, HBM 시장 리더십을 지속해서 유지해 나간다는 목표다.

이번 Pathfinder에서는 웨이퍼의 공정 미세화 한계를 혁신적으로 해결하며 솔루션을 찾아가는 SK하이닉스의 첨단 패키지 기술을 알아봤다. SK하이닉스는 칩렛, MCP, VFO, 어드밴스드 MR-MUF 등 첨단 패키지 기술로 한 발짝 다가온 반도체 융합(Convergence) 시대를 맞이하고 HBM, PIM, CXL 등 융합 시대의 걸맞은 제품을 선제적으로 개발하며 시장 우위를 선점해 나가고자 한다.

아울러 회사는 머지않아 도래할 이종 집적(Heterogeneous Integration) 시대에 대응할 수 있도록 어드밴스드 패키지 기술을 더욱 고도화해 나갈 계획이다.