어떤 형태로든 물체 성질을 변화시키는 데에는 많은 노력과 에너지가 들어간다. 잉곳(Ingot)을 만들 때 도핑(Doping, 물리적인 특성을 변화시키기 위해 반도체에 불순물을 첨가)하기 위해서는 실리콘을 1,400℃ 이상으로 용융시켜서 진행해 웨이퍼 상태에서 표면을 통하는 방법밖에 없다. 이때 불순물 원자가 표면을 쉽게 통과하도록 1,000℃로 만들어 도핑하는 것을 확산 방식이라 한다. 이와 반대로 온도를 실온으로 낮춘 채, 온도를 높이는 대신 높은 에너지를 가해 표면을 파괴시키면서 도핑하는 방식이 있는데, 이를 이온주입(Ion Implantation)이라 한다. 그 외 도핑 방식에는 플라즈마(Plasma) 확산이 있다. 반도체 탐구 영역, 열 번째 시험 주제는 ‘확산공정’이다. 반도체 주요 공정 중 하나인 확산공정에 대해 얼마나 알고 있는지, 문제를 풀며 확인해 보자.

[정답] 아래를 드래그해 확인해주세요!

 1. ③  2. ①  3. ②  4. ⑤

[해설]

1. 불순물 도핑은 ‘확산’과 ‘이온주입 방식’ 2종류가 있다. 초창기에는 불순물 도핑 시 확산 방식을 적용했다. 접합형 트랜지스터(Bipolar Junction Transistor, BJT)가 전계효과 트랜지스터인 모스펫(MOSFET)으로 대체되면서 도핑 방식은 확산에서 이온주입으로 변경됐다.
ALD(Atomic Layer Deposition)는 원자층 증착으로 막을 형성하는 방식 중 가장 발전된 방식이다. 산화는 산소와 실리콘을 결합시켜 절연막을 형성할 때 적용하는 방식이다. ALD와 산화는 불순물 도핑과는 직접적인 연관이 없다. 어닐링(Annealing)은 이온주입 공정 후에 원자 간의 결합력을 회복시키기 위해 진행하는 공정이다.

2. 접합형 트랜지스터(Bipolar Junction Transistor, BJT)을 만들 때는 맨 밑층에 콜렉터(Collector) 단자를 형성하고 그 위에 베이스(Base) > 이미터(Emitter) 순으로 진행한다. 확산이 완료된 후에는 하드 마스크(Hard Mask)를 제거한다.
A는 콜렉터 단자, C는 베이스 단자, D는 이미터 단자를 형성하는 확산 방식에 관한 그림이다. B는 A > C > D 순으로 공정을 진행한 후 확산이 완료돼 하드 마스크를 제거한 모습을 나타낸 그림이다.

3. 웨이퍼 표면의 마스크는 확산용 도펀트(Dopant)들이 실리콘 기판으로 확산되는 것을 차단한다. 도펀트는 900~1,100℃ 정도의 높은 열을 가한 확산로에서 확산 에너지를 얻으며, 확산 운동은 불특정 랜덤 운동을 한다.
확산 운동은 2가지 스텝으로 진행된다. 첫 번째 단계는 증착확산(Pre Deposition)으로 표면 가까이로만 확산된다. 다음 두 번째 단계는 열에너지를 계속 공급하면 내부로 추가 확산(Drive in 확산)이 활발하게 발생하면서 어느 정도 깊은 위치까지 불순물 농도가 전달된다.

4. 확산공정 시는 불순물 입자가 불규칙적으로 움직이기 때문에(등방성), 아래쪽 수직 방향뿐만 아니라 옆쪽 수평축으로도 확산된다. 이렇게 되면 소스(Source), 드레인(Drain) 단자가 게이트 단자 밑에까지 펴져서 형성되며 이를 오버래핑(Overlapping)이라 한다. 이는 트랜지스터를 축소하고 집적화 시키는 데 방해되는 요인이다. 이산화실리콘은 SiO₂로 절연막을 뜻하고, LDD(Lightly Doped Drain)는 n-/p- 도핑을 해 게이트 단자 밑에서 드레인 전계의 영향력을 줄이기 위한 목적(결핍영역 축소)으로 사용된다. 도펀트란 단순히 불순물을 뜻한다.

웨이퍼(Wafer) 표면을 제대로 세정(Cleaning)하지 않으면 제품의 성능과 신뢰성에 치명적인 악영향을 끼치게 된다. 그 결과 수율이 떨어져 다음 공정으로 진행시켜야 할 양품 개수가 적어지고, 제품 품질이 나빠져 고객 불만이 높아지는 등 경영상의 문제로 직결되기도 한다. 특히 회로 선폭이 마이크로미터(㎛)에서 나노미터(㎚) 단위로 작아짐에 따라 3D/커패시터(Capacitor)/핀펫(FinFET) 등을 만들기 위한 트랜치(Trench)가 좁고 깊어지게 된다. 구조가 복잡해지고 기술이 고도화되면서 트랜치 속 폴리머, 불순물, 화학적 오염입자 등의 찌꺼기를 효과적으로 파내고 제거할 수 있는 세정이 점점 중요해지고 있다. 반도체 탐구 영역, 아홉 번째 시험 주제는 ‘세정공정’이다. 반도체 주요 공정 중 하나인 세정공정에 대해 얼마나 알고 있는지 문제를 풀며 확인해 보자.

[정답] 아래를 드래그해 확인해주세요!
1. ② 2. ④ 3. ⑤ 4. ③

[해설]

1. 세정공정은 수백 개의 반도체 제조 공정 중 30~40% 정도를 차지하는 중요한 공정이다. 웨이퍼에 외형변화를 일으키기 위한 공정을 진행하면 웨이퍼 표면에 화학적/물리적 잔류물이 남게 된다. 이러한 잔류물을 제거하는 공정이 바로 세정(Cleaning)이다.

2. 미세화 패턴에 따라 세정 방식에도 획기적인 변화가 일어났다. 회로 선폭 100㎚ 이후로는 Aspect Ratio(높이/밑변) 값이 상승해 세정용액이 트랜치(실리콘 기판에 깊은 폼을 파서 커패시터 (Capacitor)를 기판 내부에 형성하거나, 참호막(STI)의 트랜지스터(Tr) 혹은 트랜지스터 절연벽에 형성) 혹은 비아홀(Via hole, 메탈층을 밑에서 위로 연결하는 기둥)의 밑바닥까지 내려가지 못하는 치명적인 결함이 발생됐다. 더 이상 고(高) 종횡비(Aspect Ratio)에서는 습식방식이 불가하므로 다른 세정방식을 찾아야 했다. 다행히 대안으로 등장한 건식세정은 여러 가지 방식으로 분화할 수 있어 미세화에 따라 발전에 발전을 거듭하고 있다.

3. 습식세정은 주로 과산화수소(H2O2) 계열의 세정으로 발전해왔으나, 그 이후에는 과산화수소 대신 오존(O3) 등 다른 요소를 적용하는 비과산화수소 계열의 습식세정도 등장했다. 오존세정은 습식세정의 단점을 보완하는 측면으로써, 과산화수소 계열의 액체 세정량을 과감히 줄이는 방향이다.

4. 습식세정 방식을 히스토리 관점에서 보자면, (A) : 용액 중에 비교적 가장 약한 암모니아를 과산화수소에 섞은 후, 온도를 비등점 가까이 올리면 암모니아는 트랜치(Trench), 홀(Hole), 비아(Via) 속의 유기성 잔유물을 대상으로 수직 세정을 한다. 이를 SC1이라 한다. (B) : 암모니아 대신에 좀 더 강한 염산을 과산화수소에 섞으면, 금속성 잔유물까지 제거가 가능하다. 이를 SC2로 불러왔다. (C) : 과산화수소에 염산 대신 더욱 강한 황산을 사용해 더욱 강한 유기성 및 금속성 오염물에 더해 포토 공정 중 현상에 사용하고 남은 감광액(PR)막까지 제거가 가능하게 됐다. 이를 피라나(Piranha) 세정이라 한다. 질화막은 인산을 사용하고, 산화막은 불산을 이용해 세정한다.

일반적인 반도체 포토공정은 한 개의 기판(Substrate)에 여러 층을 쌓아 올리는 모놀리식(Monolithic) 방식으로 진행한다. 반면 Multilithic은 여러 개의 기판을 연결해 쌓아 올린 뒤 이어 붙이는 방식으로, TSV(Through Silicon Via)가 대표적인 예다. 일괄 공정이 가능한 모놀리식 방식을 이용할 경우, 증착-포토-식각으로 이어지는 공정 절차가 복잡해진다. 모놀리식 방식을 가능케 한 포토공정은 코팅>감광>현상이 핵심 절차인데, 이러한 절차는 넓은 범위의 증착>포토>식각 공정과 닮았다. 큰 나무의 모습이 작은 나뭇잎 속에 투영돼 있는 것처럼 말이다. 감광은 외부적 형태 변화를 일으키기 위한 준비단계로, 감광이 어떻게 진행됐느냐에 따라 웨이퍼의 성패가 갈리게 된다. 반도체 탐구 영역, 여덟 번째 시험 주제는 ‘포토공정’이다. 반도체 주요 공정 중 하나인 포토공정에 대해 얼마나 알고 있는지 문제를 풀며 확인해 보자.

[정답] 아래를 드래그해 확인해 주세요!

1. ②, ④    2. ①    3. ②    4. ④

[해설]

1. 광원을 출발한 빛(UV파)은 사방으로 퍼지므로, 이를 수십 개의 렌즈를 통해 모아줄 필요가 있다. 이후 빛은 포토마스크(레티클) 패턴을 통과하는 과정에서 회절 현상에 의해 다시 퍼지게 된다. 이때 빛을 다시 렌즈로 모아준 후, 정밀하게 초점을 맞춰 웨이퍼 위 박막 표면에 이미지를 내려놓는다. 그럼으로써 포토마스크의 미세형상이 웨이퍼 표면에 옮겨진다. 이때 위에 있는 광원, 포토마스크, 렌즈와 맨 아래의 웨이퍼가 정확하게 일치하는 것이 중요한데, 이를 정렬(Alignment)이라고 한다. 포토마스크 정렬은 마스크 회로 패턴과 웨이퍼 표면의 회로 패턴의 위치가 정확하게 일치될 수 있도록 노광장치를 기계적으로 조정하는 것을 의미한다.

2. 웨이퍼의 두께는 물론 박막의 두께, 감광물질의 빛에 대한 민감도, 현상 시 사용하는 화학물질 등 각종 물리적/화학적 인자와 오차들이 해상도와 DoF(Depth of Focus, 초점심도)에 직간접적으로 영향을 끼친다. 이를 공정계수라 하며, 해상도(K1)와 DoF(K2)에 끼치는 영향의 정도 및 인자들이 각각 다르다. 해상도와 DoF는 트레이드오프(Trade Off) 관계라고 볼 수 있다.

3. 투영전사(轉寫) 방식은 마스크의 형상이 대략 4분의 1 정도의 크기로 작아지면서 웨이퍼 표면에 정확하게 안착하도록 50~60여 개의 렌즈(수직렌즈 20여 개, 수평렌즈 40여 개)를 사용해 초점을 맞추는 방식이다. 이 방식은 간격이 커질수록 빛의 회절현상과 초점 불안정 문제가 근접방식보다 더 심해지기 때문에, 포토마스크를 통과한 빛을 여러 렌즈로 모아줘야 한다. 따라서 노광에서는 렌즈의 역할이 매우 중요하다. 렌즈의 성능 중에서도 특히 해상도와 초점-심도라는 초점을 맞추는 물리적 요소가 핵심이다. 대표적인 노광장비로는 스테퍼(Stepper)와 스캐너(Scanner) 타입이 있는데, 150nm 테크놀로지 이하에서는 모두 스캐너를 사용한다.

4. 노광이 완료된 웨이퍼는 노광기에서 트랙장비로 옮겨, 추가 베이크(Bake)를 진행하는데, 이를 PEB(Post Exposure Bake)라 한다. PEB의 목적은 감광액(PR) 속에 있는 PAC를 활성화시켜 감광액의 표면을 평탄하게 만들고, 정재파(Standing wave)를 줄이기 위함이다. 정재파란 노광 시 빛의 간섭(증폭과 감쇄)에 의해 감광 계면에 결이 발생한 것을 의미한다. PEB를 건너뛰고 현상(Develope)을 진행할 경우, 감광막 내의 경계 단면에 발생한 굴곡으로 인해 향후 식각공정에서 정확한 CD로 식각하기가 더욱 어려워진다.

웨이퍼는 반도체 칩이 되기까지 세 번의 변화 과정을 거친다. 첫 번째 변화는 덩어리 상태의 잉곳(Ingot)이 슬라이스(Slice) 돼 웨이퍼가 되는 것이고, 두 번째는 전 공정을 통해 웨이퍼 전면에 트랜지스터가 새겨지는 것이다. 마지막으로 패키징(Packaging) 공정에서 웨이퍼가 개별 반도체 칩으로 나뉨으로써 비로소 반도체 칩이 된다. 후공정에 해당하는 패키지 제조 공정에서는 웨이퍼를 육면체 모양의 개별 칩으로 나누는 다이싱(Dicing) 작업을 진행하는데, 이러한 웨이퍼의 개별칩화를 싱귤레이션(Singulation)이라고 한다.

웨이퍼 판을 하나하나의 직육면체로 만들기 위해 톱질(Sawing)하는 것을 다이싱(Dicing) 또는 다이 소잉(Die Sawing)이라고 한다. 최근에는 반도체의 집적도가 높아짐에 따라 웨이퍼의 두께가 얇아지면서 싱귤레이션 종류가 점점 다양해지고 있다. 반도체 탐구 영역, 일곱 번째 시험 주제는 ‘싱귤레이션’이다. 웨이퍼를 반도체 칩으로 나누는 작업인 싱귤레이션에 대해 얼마나 알고 있는지 문제를 풀며 확인해 보자.

[정답] 아래를 드래그해 확인해 주세요!

1. ⑤  2. ③  3. ①  4. ⑤

[해설]

1. 스크라이브 다이싱(Scribe Dicing)은 웨이퍼를 브레이킹(Breaking) 하기 전에 웨이퍼 두께의 반 정도 깊이로 웨이퍼 표면을 블레이딩 한 뒤 브레이킹 하는 방식이다. 이 스크라이브 다이싱 이후 발전된 방식은 블레이드 다이싱. 블레이드 다이싱은 블레이드를 2~3번 연속으로 진행하는 방식이다. 레이저 다이싱은 높은 에너지를 가진 레이저를 웨이퍼의 스크라이브 라인에 주사해 실리콘을 파내는 방식으로 이루어진다. 또한 플라즈마 다이싱은 최근에 발전되고 있는 다이싱으로 팹(Fab) 공정의 플라즈마 식각을 이용한 방식이다. 한편 싱글 다이싱이라는 용어는 사용하지 않는다.

2. DBG는 기존 블레이딩 다이싱 방식의 문제점을 다이싱 순서를 변경함으로써 보완한 방식이다. 블레이드 다이싱은 블레이드를 2~3번 연속으로 진행하는 방식인데, 웨이퍼의 직경이 12인치로 늘어나고 두께가 매우 얇아지자 8인치 웨이퍼에서는 크게 문제가 되지 않았던 칩핑이나 크랙, 버가 문제되기 시작했다. 그에 따라 웨이퍼에 가해지는 물리적인 데미지(Damage)를 획기적으로 줄이기 위해 기존 다이싱의 표준 프로세스 대신 DBG 방식의 프로세스를 도입한다. 이는 블레이드 다이싱에서 진행했던 블레이딩을 2~3번 연속적으로 하지 않고, 1차 블레이딩을 실시한 후에 백그라인딩으로 웨이퍼 두께를 얇게 조절하면서 칩이 분리될 때까지 그라인딩을 계속하는 방식이다. 이는 기존 블레이드 다이싱 방식보다 진보된 것으로, 두 번째 블레이딩을 할 때 웨이퍼 절단면의 데미지를 줄이는 효과가 있어 웨이퍼 레벨 패키징에서 보편화돼 있다.

3. 레이저 스텔스 다이싱(Laser Stealth Dicing)은 웨이퍼 내부를 레이저 에너지로 먼저 절삭한 뒤 겉에 붙여둔 테이프에 외압을 가함으로써 표피를 끊어지게 해 칩을 분리하는 방식이다. 나머지 레이저 스크라이브, 레이저 블레이딩, 레이저 브레이크 다이싱 방식은 존재하지 않는다. 또한 레이저 표면 절삭 다이싱은 일반적인(Conventional) 레이저 다이싱을 말한다.

4. 처음에는 웨이퍼에서 트랜지스터 회로가 새겨진 다이(Die)를 분리해 내는 방법으로 외부 힘을 가하는 방식인 브레이킹만을 실시했다. 그러나 이런 방식은 웨이퍼로부터 분리되는 다이에 칩핑이나 크랙 등의 손상을 일으켰다. 뿐만 아니라 버가 충분히 제거되지 않아 절단면이 거칠어지는 문제점이 있었다. 그래서 사용된 방식이 스크라이브 다이싱(Scribe Dicing). 스크라이브 다이싱은 웨이퍼를 브레이킹 하기 전에 웨이퍼 두께의 반 정도 깊이로 웨이퍼 표면을 블레이딩 한 뒤 브레이킹 하는 방식이다. 스크라이브 다이싱은 이후 블레이드 다이싱으로 발전했다. 블레이드 다이싱은 블레이드를 2~3번 연속으로 진행한다. 또한 레이저 다이싱은 높은 에너지를 가진 레이저를 웨이퍼의 스크라이브 라인에 쬐어 실리콘을 파내는 방식으로 이루어진다. 플라즈마 다이싱은 최근 발전되고 있는 다이싱으로 팹(Fab) 공정의 플라즈마 식각을 이용한 방식이다.

반도체 Fab 공정에서는 회로 패턴을 따라 전기가 통하도록 금속선을 이어주는 금속배선 공정을 진행한다. 금속배선의 형태를 만들기 전 진행하는 PVD(Physical Vapor Deposition, 물리기상증착)는 금속 물질로 층을 쌓는 공정으로, 활용 장비나 방법에 따라 또다시 다양한 방식으로 분류된다. 이밖에 금속층을 만드는 방식으로 CVD(Chemical Vapor Deposition, 화학기상증착)나 ALD(Atomic Layer Deposition, 원자층증착)가 활용되기도 한다. 반도체 탐구 영역, 여섯 번째 시험 주제는 ‘PVD’다. 반도체 공정 중 하나인 PVD에 대해 얼마나 알고 있는지 문제를 풀며 확인해 보자.

[정답] 아래를 드래그해 확인해주세요!

1. ② 2. ③ 3. ④ 4. ①

[해설]

1. 반도체에 막(Layer)을 형성하는 방법은 크게 다섯 가지 정도가 있다. 그중 물리적으로 증기(Vapor)를 이용해 증착하는 방식인 PVD(Physical Vapor Deposition)와 화학적으로 증기를 이용해 증착하는 방식인 CVD(Chemical Vapor Deposition)를 주로 많이 사용한다. 최근에는 원자층을 한 겹씩 쌓아 올리는 ALD(Atomic Layer Deposition) 방식을 주로 사용하는 추세다. 그 외에는 웨이퍼 표면에 화학 용액을 분사시킨 뒤 웨이퍼를 회전시켜 막을 형성하는 SOG(Spin on Glass) 방식이 있고, 고전적인 전해도금(Electro Plating, EP) 방식을 응용해 구리 용액을 전기분해하여 전착하는 방식이 있다. ②는 막을 형성하는 방식이 아닌 이온주입(Ion-Implantation)에 대한 설명이다.

2. 스퍼터링(Sputtering)이란 건식방식을 이용해 얇은 박막을 코팅하는 공정을 말한다. 이 공정은 높은 에너지의 이온을 만들어 이를 알루미늄판(Target)에 충돌시키면 알루미늄판을 이루는 다수의 알루미늄 입자들이 떨어져 나오게 하는 현상을 이용한다. 이렇게 떨어져 나오는 다수의 알루미늄 입자(Vapor)들이 웨이퍼 기판(소스/드레인/게이트) 위에 눈처럼 쌓이도록 하면 알루미늄막이 형성된다. 스퍼터링에 활용되는 장비를 스퍼터(Sputter)라고 부른다. 알루미늄 외에도 여러 가지 금속 박막을 타깃으로 사용 가능하다. 그리고 타깃으로 사용된 금속판의 원소가 막을 형성한다. 즉, 타깃의 원소가 화학적 변화 없이 금속판에서 물리적으로 위치만 바꾸어 웨이퍼 위에 금속막을 형성한다. ALD(Atomic Layer Deposition)는 CVD의 일종으로, 원자층을 한층 한층 쌓아 막을 형성하는 방식을 말하며, 에칭(Etching)은 이와 반대로 막을 깎는 방식의 공정이다.

3. 먼저 웨이퍼가 들어갈 공간(챔버)을 마련하고, 스퍼터 챔버(Sputter Chamber) 안의 공기를 빼내어 대기압의 1/100 수준으로 만든다. 이때 고(高)진공일수록 플라스마가 잘 형성되므로, 강력한 터보 진공펌프를 사용한다. 그다음 알루미늄 금속판을 공격할 이온을 마련하기 위해 진공 상태의 챔버 내부에 아르곤 가스를 주입한다. 이후 아르곤 가스가 존재하는 챔버에 RF 파워 혹은 약 5,000V 정도의 높은 DC 전압을 걸어주면, 아르곤 가스는 전자와 양이온이 공존하는 플라스마 상태가 된다. 높은 에너지를 건네받은 중성인 아르곤 원자에서 원자핵의 구심력을 이겨낸 최외각전자가 탈출하면서 아르곤 원자는 양이온으로 변하게 되는데, 이 양이온을 이용해 금속판과 충돌시킨다. 이때 금속판이 충돌하는 운동에너지로 인해 알루미늄 격자 내 결합에너지보다 더 큰 에너지가 알루미늄 입자에 전달되면, 여러 개의 알루미늄 입자가 금속판에서 떨어져 나간다. 이때 떨어져 나간 금속 입자를 이용해 웨이퍼 위에 얇은 막을 입힌다.

4. 물리적인 증착 방법(PVD)으로는 스퍼터링(Sputtering) 이외에 증발(Evaporation)을 이용한 방식이 있다. 진공 상태의 챔버에서 금속판을 가열해 높은 열에너지를 얻은 금속 원자가 격자들을 결속하는 에너지보다 높아졌을 때, 금속 입자가 금속판을 탈출하게 하여 웨이퍼에 증착시키는 방식이다. 가장 단순한 방식으로써 단일 원소의 물질을 증착할 때 사용하지만, 효율이 높지 않아 많이 활용되지는 않는다. 그 외에 전자빔을 이용해 금속판을 가열하여 열에너지를 얻는 방식을 전자빔 증발법(E-beam Evaporation)이라고 이름 붙여 사용하기도 한다.

이온주입(Ion Implantation) 공정 시 계면에 데미지를 입은 웨이퍼에 상처가 아물도록 온도 변화를 주는 공정을 ‘어닐링(Annealing)’이라 한다. 어닐링 방식의 경우, 퍼니스(Furnace)를 이용한 고온 가열 방식에서 현재는 급속 열처리 방식인 RTA(Rapid Thermal Annealing) 타입이 주류가 됐다. 하지만 웨이퍼에 온도가 가해질 때 센터의 온도가 에지(Edge)보다 높아 웨이퍼가 뒤틀리거나(Warpage) 단층(Dislocation)이 발생하는 등의 문제가 완전히 해결된 것은 아니다. 따라서 웨이퍼 상의 온도를 균일하게 유지하기 위해 복사광선 타입인 RTA를 보완하거나, 일반적인 열처리 방식인 Full-Batch Type과 RTA의 복합형을 연구하는 등 다양한 형태의 어닐링 개발이 활발히 이뤄지고 있다. 반도체 탐구 영역, 다섯 번째 시험 주제는 ‘어닐링’이다. 반도체 공정 중 하나인 어닐링에 대해 얼마나 알고 있는지 문제를 풀며 확인해 보자.

[정답] 아래를 드래그해 확인해주세요!

 1. ④  2. ①  3. ③   4. ⑤

[해설]

1. 불순물 원자가 이온주입 에너지를 받아 실리콘 원자와 충돌할 경우 공유결합을 하고 있던 실리콘 원자는 정위치에서 멀리 벗어나고, 불순물 원자 역시 어느 일정 거리 정도는 정위치 자리에서 벗어나게 된다. 이후 어닐링 공정을 진행하면 상대적으로 정위치에 가까이 있던 불순물 원자가 어닐링 에너지를 받아 정위치로 돌아오게 되고, 멀리 떨어져 있던 실리콘 원자는 정위치 자리로 되돌아오지 못하게 된다.

2. Full-Batch Type 방식은 25~100장의 웨이퍼가 로딩(Loading)된 퍼니스가 열처리를 하는 일반적인 방식으로, 히터를 이용해 장시간에 걸쳐 웨이퍼에 열에너지를 공급한다. 반면 RTA(Rapid Thermal Annealing)는 웨이퍼를 한 장씩 처리하는데, 히터 대신 텅스텐 할로겐 램프(Tungsten Halogen Lamp)를 통해 적외선 복사광선을 웨이퍼에 짧은 시간(약 90초)에 공급하는 방식으로 열에너지를 공급한다.

RIE(Reactive Ion Etching)는 플라즈마를 이용한 건식식각 방식의 일종이다. 이방성인 양이온으로 식각 부위를 공격해 막질 내 타깃의 분자-분자 간 결합력을 약화시킨 뒤, 약해진 부위를 라디칼(Radical)이 흡착, 막을 구성하는 입자와 결합해 휘발성 화합물인 가스로 만들어 배출시키는 방식이다.

EBR(Edge Bead Removal)은 감광액(Photo Resist, PR) 코팅 시 PR액이 웨이퍼 에지(Edge)에 흘러내리는 현상을 방지하기 위해, 불필요한 에지 PR액을 시너 용액으로 제거해주는 방식이다. EBR 방식을 활용할 경우 웨이퍼 뒷면의 오염을 막을 수 있다.

PAC(Photo Active Compound)는 PR의 구성 성분으로, 양성 PR일 때는 빛의 에너지로 레진(폴리머)의 결합을 약화시키는 역할을 하며, 음성 PR일 경우는 분자 간 결합을 더욱 강화시키는 역할을 한다.

3. 어닐링의 목적은 4족 원소를 도펀트(Dopant, 3족 혹은 5족의 원소)와 화학적으로 공유결합 시키는 데 있다. 어닐링 공정 진행 후 튕겨 나간 도펀트들은 실리콘 4족 원자가 들어서 있던 격자구조로 끌려 들어와 실리콘과 공유결합 한다.

또한, 어닐링은 파괴된 공유결합을 화학적으로 복원하는 역할을 한다. 즉 이온주입 시 끊어진 공유결합이라는 연결 다리를 도펀트와 실리콘 원자 사이에 다시 이어 놓는다. 어닐링으로 열에너지를 얻으면 도펀트 주변의 4개의 실리콘 원자들과 각각 1개씩 내놓은 전자를 이용해 총 4개의 전자쌍(Electric Pair)이 공유된다.

순수실리콘 반도체는 거의 절연체(OFF) 수준이다. 어닐링은 실리콘 원자를 도펀트로 치환시킴으로써 소스와 드레인 단자에 전압이 가해질 때 전자가 흐르는 도전성 물질(ON)이 되도록 만든다. 어닐링은 위치 변경과 공유결합을 통해, 도핑된 도펀트가 전자를 내주거나 받을 수 있도록 준비시키는 공정이라고도 할 수 있다.

어닐링은 이온주입이 완료된 원자들을 필요한 깊이까지 추가로 확산시킨다. 그러나 이때 도펀트들이 수직축뿐 아니라 수평축으로도 확산될 수 있다. 어닐링이 완료된 후에는 외부 조건(추가적인 높은 온도 등)으로 인해 도펀트(특히 3족 B5)들이 불필요하게 확산되는 부분들을 많이 줄여 준다.

4. A는 이온주입/어닐링 공정을 진행하기 전의 순수실리콘으로, 4족끼리 공유결합을 하고 있다. 반면 B는 이온주입/어닐링 공정 진행 후 불순물(3족/5족)과 4족 실리콘이 공유결합을 하고 있다. 따라서 B는 도전성이 높아 A보다 비저항이 낮다. B가 5족-4족 결합일 경우 잉여전자, 3족-4족 결합일 경우 정공을 보유한다. 화학에너지적으로 생성물인 B(불순물)는 어닐링이 진행되는 동안 열에너지를 흡수해 반응물인 A(순수실리콘)에 비해 엔탈피(Enthalpy)가 높으므로, 일함수는 상대적으로 엔탈피가 높아진 B가 적다. 어닐링은 열 흡수에 의한 흡열반응이다.

반도체 증착 공정은 크게 화학기상증착(CVD; Chemical Vapor Deposition)과 물리기상증착(PVD; Physical Vapor Deposition)으로 나눌 수 있다. CVD는 ‘화학증기증착’으로도 불리는데, 반도체 공정 중 가장 활용도가 높다. 작은 공극을 채운다거나, D램(RAM)의 커패시터(Capacitor)를 형성하거나 혹은 게이트 옥사이드(Gate Oxide)를 증착하는 등의 대부분의 반도체 팹(Fab) 공정은 CVD로 시작돼 CVD로 마무리된다.

CVD는 반도체가 개발된 초창기부터 최근까지 꾸준히 개선돼, 지금은 여러 조건과 환경에 따라 방식을 달리할 수 있다. 소스 가스 주입량부터 온도, 압력, 농도의 조절 및 반응 속도의 결정은 CVD가 어떤 위치에서 어떤 두께를 갖고 어떤 막질과 형태로 형성되게 할 것인지를 결정하는 주요 변수가 된다. 반도체 탐구 영역, 네 번째 시험 주제는 ‘화학기상증착(CVD)’이다. 활용도 높은 반도체 공정, CVD에 대해 얼마나 알고 있는지 문제를 풀며 확인해 보자.

[정답] 아래를 드래그해 확인해주세요!

1. ①④  2. ②   3. ③   4. ⑤

[해설]

1. 반도체는 여러 막이 좌우와 아래위로 구성돼 있는데, 각 막이 최소한 갖춰야 할 조건들이 있다. 1) 막은 온도 변화에 따른 변화율이 작아야 한다. 트랜지스터 구조를 들여다보면, 각각의 막의 재질과 모양이 다르므로 온도가 낮아지거나 높아질 때 서로 팽창하는 계수가 다르다. 이를 ‘막의 스트레스(Stress)’라고 하는데, 팽창 계수가 높으면 온도 변화에 따라 팽창하고 수축하는 정도가 크므로 스트레스가 크다. 또한 팽창 계수가 낮으면 온도 변화에 따라 변화율이 적으므로 스트레스가 낮다.

2) 각각의 막들은 화학적 구성 성분이 서로 다를 수밖에 없는데, 이로 인해 받는 영향을 최소화해야 한다. 3) 각 막들 사이의 접착력이 높아야 서로 밀착되기 때문에, 물리적으로 혹은 전기적(전자 이동, 전자 Trap 등) 요인들로 인해 기능 저하가 발생되지 않도록 해야 한다. 4) 막 내의 보이드(Void)나 막 표면이 갈라지는 크랙(Crack), 막 표면에서 내부로 뚫린 핀홀(Pinhole) 등이 없어야 한다. 5) 각 막들은 본연의 전기적 기능을 해 줘야 한다. 전기적인 기능에는 도전 기능 이외에 절연 기능도 포함된다.

2. 상압화학기상증착(APCVD)은 초창기 CVD로서, 높은 대기압, 낮은 온도에서 진행해 평균자유행로(MFP; Mean Free Path)가 가장 짧다. 이에 단차피복성(SC; Step Coverage)과 보이드(Void)에 취약하고 막질도 가장 좋지 않다. 준기압 화학기상증착(SACVD)은 APCVD의 단점을 보완하기 위해 압력을 절반으로 줄여 단차피복성을 향상시켰다. 또한 저압화학기상증착(LPCVD)은 낮은 압력, 높은 온도를 사용해 평균자유행로가 가장 길어짐에 따라 단차피복성을 크게 향상시킨다.

열에너지 기반의 CVD 중에는 가장 얇은 두께의 막과 높은 균일도, 그리고 우수한 막질을 생산할 수 있다. 그러나 공정 속도가 느리다는 단점이 있다. 플라즈마 화학기상증착(PECVD)은 LPCVD의 단점인 고온 조건을 저온 조건에서 가능하게 하는 CVD다. 열적 스트레스(Stress)가 작고 공정 속도가 빠르지만 단차피복성과 막질이 좋은 편이 아니며, 플라즈마를 이용해야 한다.

고밀도 플라즈마 화학기상증착(HDPCVD)은 다른 CVD의 조건들에 대한 단점을 극복한 최상의 CVD다. 높은 진공도, 저온, 얇은 두께의 막, 균일도, 단차피복성 등 모든 면에서 강점이 있다. 하지만 증착 후 식각을 반복해야 하고, 중간에 화학적 기계적 연마(CMP)를 수행해야 해 공정 속도가 느리다. 또한 PECVD와 같이 플라즈마를 위한 별도의 장치가 필요하다.

3. 종횡비(Aspect Ratio)는 밑변 대비 높이에 대한 길이의 비가 되므로, 이것이 크다는 것은 밑변에 비해 키가 크다는 것. 이럴 경우에는 종횡비가 낮은 경우에 비해 단차피복성(Step Coverage)이 불리하다. 단차피복성은 수평면에 쌓이는 막의 두께 대비 수직면에 쌓이는 막의 두께를 의미한다. 따라서 벽면의 길이가 길다는 것은 그만큼 비례해 벽면에 쌓이는 막의 두께 측면에서는 열악한 환경이라는 의미다.

공극 채우기(Gap Fill)는 주로 CVD나 스핀 온 글라스(SOG; Spin On Glass) 방식을 사용하고, 원자층 증착(ALD)은 얇은 막을 형성하는 방식이다. 또한, 평균자유행로(MFP; Mean Free Path)는 일반적으로 입자의 충돌 노드(Node)와 충돌 노드 사이의 거리를 뜻한다. 압력을 줄이고 온도를 높이면 평균자유행로가 길어져 단차피복성이 향상되고 보이드(Void)도 동시에 개선된다.

4. 저압화학기상증착(LPCVD)은 약 섭씨 1000도의 높은 온도에서 진행해야 하므로 LPCVD 보다 밑에 있는 막들은 높은 온도에 견딜 수 있어야 한다. 그러나 금속막은 높은 온도에 쉽게 녹아 구조의 형태가 변형될 가능성이 높다. 요즘의 CVD는 웨이퍼 표면에서 반응을 발생시키는 이종 반응(Heterogeneous Reaction)으로 파티클(Particle)을 회피할 수 있어서 고순도의 막질을 얻는다.

또한 고밀도 플라즈마 화학기상증착(HDPCVD)은 LPCVD의 고온이 필요 없고 극저압이라 평균자유행로(MFP)가 길어 플라즈마 화학기상증착(PECVD)의 단차피복성(SC)과 보이드(Void)에 취약한 단점을 극복한다. 이는 또한 증착과 식각을 반복 활용해 공극을 채우는(Gap Fill) 능력이 좋고 공극 내에서 보이드가 거의 발생되지 않으나 심(Seam, 갈라진 틈)은 나타난다.

아울러 소자 분리 공정(STI)에선 이온 주입을 하지 않는다. 참고로 평균자유행로는 대기압 상태에서는 입자가 10억 분의 1m 정도의 평균자유행로를 갖는데 반해, 저진공에서는 100만분의 1m, 중간 진공에서는 0.01m, 고진공에서는 10m(최대 1km) 정도 되는 것으로 측정된다.

이온주입(Ion Implantation) 공정은 20세기 신(新)연금술이라 할 수 있다. 인류는 오랜 세월 숱한 시도에도 금이 아닌 것을 금으로 바꾸는 연금술에 결국 실패했지만, 실리콘 웨이퍼를 도핑(Doping)하여 반도체로 재탄생시킴으로써 금보다도 더욱 가치 있는 물질을 얻게 됐다. 이온주입은 소스가스를 이용해 만든 이온을 웨이퍼에 물리적으로 주입하는 공정으로, 이는 절연 재질의 도전성을 높이거나 준(準)도전성으로 바꿔 소스/드레인 단자 혹은 특정 영역에 영향을 끼친다. 이온주입을 도입하기 이전에는 확산 방식으로 반도체 단자를 만들었으나, 기술(Tech.)이 발전함에 따라 확산보다는 이온주입 방식을 대부분 적용하고 있다. 반도체 탐구 영역, 세 번째 시험 주제는 ‘이온주입(Ion Implantation)’이다. 반도체 공정 중 하나인 이온주입 공정에 대해 얼마나 알고 있는지 문제를 풀며 확인해보자.

[정답] 아래를 드래그해 확인해주세요!

1. ②   2. ④   3. ①   4. ③

[해설]

1. 도즈(Dose)란 1cm²당 1초 동안 웨이퍼 표면에 주입되는 불순물의 양을 뜻한다. 불순물이 주입되는 깊이를 조절하는 것은 에너지(전압)이며, 이때 깊이는 전압의 크기에 비례한다. 틸트(Tilt)는 불순물을 주입하는 웨이퍼와의 각도를 말한다. 주입되는 이온과 실리콘의 원자가 얼마나 많이 충돌할 것인지를 고려해, 여러 시행착오(각도 조절)를 거쳐 틸트를 결정한다. 불순물의 종류는 13족과 15족으로 나뉜다.

2. 이온주입 공정 및 장비의 장점은 도즈를 관리해 이온의 주입량을 정확하게 조절할 수 있으며, 에너지를 조절해 주입되는 이온이 실리콘 경계면을 통과해 진입하는 깊이를 제어할 수 있다. 또한, 상온에서 공정을 진행하므로 열처리 장비 퍼네이스(Furnace)에서 섭씨 800~1,000도로 진행하는 확산 방식에 비해 매우 낮은 온도에서 동작이 가능하다.

단점으로는 주입되는 양이온이 실리콘의 공유결합을 파괴하고 웨이퍼에 물리적인 데미지를 주기 때문에 열처리 공정인 어닐링(Annealing)을 추가로 진행해야 한다는 것이다. 또한, Fab 라인에서 이온주입 장비가 점유하는 공간이 크므로 장비 구조 작업을 적절히 진행해 면적을 최소화해야 한다.

3. 에너지 가속 튜브는 에너지의 크기를 결정하며, 불순물의 도핑 깊이는 에너지와 비례한다. 스캐너는 웨이퍼에 불순물을 도핑하는 방식이다(유사한 스캐닝 방식은 노광 시에도 적용된다). 큰 에너지로 도핑을 진행하면 불순물이 주입되는 깊이가 깊어지고, 에너지를 차츰 줄여주면 불순물이 표면에 얇게 정착되면서 소스 및 드레인 단자를 모양새 있게 형성한다. 프로세스 챔버는 공정을 진행하는 챔버를 일반적으로 통칭하는 용어다.

4. 불순물을 웨이퍼와 충돌시키려면, 이를 양이온으로 만드는 것이 가장 수월하다(양이온보다 음이온이 만들기가 더 어렵다). 양이온은 소스가스에 열전자를 충돌시켜 만드는데, 웨이퍼를 데미지 없이 Holding하고 있는 정전척(ESC, Electrostatic Chuck)에 마이너스 전압(–V)을 인가하면 양이온이 접근해온다.

라디칼은 플라즈마 중 분자가 쪼개져 형성된 중성 상태의 불완전한 분자다. 극히 짧은 시간 동안 활동하는 입자를 말하며, 라디칼 자체는 등방성을 갖는다.

2차 전자는 1차 열전자가 중성 분자에 충돌한 후 만들어지는 전자를 의미한다. 중성자와 양성자는 핵을 구성하는 입자로, 반도체 분야에서는 핵을 포함하는 범위는 다루지 않는다.

어렸을 적 미술 시간에 한 번쯤은 동판화를 만들었던 경험이 있을 것이다. 동판 위에 조각칼로 그림을 그리면 얇게 코팅된 막이 제거되고, 그것을 에칭액에 담그면 그려놓은 그림에 따라 동판이 부식되며 동판화가 나타난다. 반도체 FAB 공정 중 식각(Etching)공정은 마치 동판화를 만드는 과정과 유사하다. 동판은 웨이퍼, 그림을 새기는 과정은 포토공정, 에칭액에 담그는 방식은 습식과 건식으로 나뉘는 식각 방식으로 볼 수 있다. 이렇듯 반도체 공정을 자세히 들여다보면, 우리 생활과 닮은 모습들을 찾을 수 있다. 반도체 탐구 영역, 두 번째 시험 주제는 ‘식각(Etching)’이다. 반도체 공정 중 하나인 식각공정에 대해 얼마나 알고 있는지 문제를 풀며 확인해보자.

[정답] 아래를 드래그해 확인해주세요!

1. ②   2. ②   3. ①   4. ⑤

[해설]

1. 식각은 크게 물리적 방식과 화학적 방식이 있는데, RIE는 이 두 가지 종류를 모두 결합한 방식이다. RIE는 현재 가장 활발하게 사용되는 식각 방식이라고 할 수 있다. 주로 물리적 방식은 막(Layer)에 손상(Damage)을 주면서 이방성을 띠며, 화학적 방식은 막을 손상시키지 않는 대신 등방성의 성질을 갖는다. RIE는 두 가지 방식을 모두 활용, 막에 데미지를 최소화하면서 최종적으로는 이방성으로 식각을 유도한다는 장점이 있다.

먼저 이방성을 띤 양이온이 식각할 막에 물리적 손상을 가해, 막을 형성하고 있는 분자들의 결합력을 떨어뜨린다. 그런 후 라디칼(Radical)이 사방으로 나아가 타깃 분자와 결합하는 등방성 식각을 한다. 이때 주로 결합력이 약해진 분자들하고만 결합하는 라디칼을 선택(소스가스)하는 것이 중요하다. 라디칼은 막을 구성하고 있는 분자 간 결합력이 약해졌거나 분자 결합이 끊어진 분자들과 화학적으로 결합해 가스화되어 배출된다.

2. 습식식각은 모든 방향으로 동일하게 식각하는 등방성을 띠는 반면, 플라즈마를 이용하는 건식식각은 한쪽 방향으로만 진행하는 이방성의 성질을 갖는다.

등방성을 지닌 습식식각은 정밀도가 떨어진다는 치명적인 단점이 있지만, 건식 방식보다 식각 속도가 매우 빠르므로 높은 생산성을 가진다. 반대로 식각 속도가 더딘 건식식각은 생산성이 낮은 대신 정밀도가 높다. 또한, 습식식각은 용액을 이용해 화학적 반응을 하므로 식각 후 남은 찌꺼기가 없지만, 대신 폐용액을 처리할 때 환경에 부담이 된다

건식식각은 식각 후 폴리머(Polymer)라는 잔유물이 남아 이를 세정공정 등을 거쳐 처리해야 하는 부담이 있는 대신, 식각 후 대부분 기체로 배기되므로 스크러버(Scrubber)를 통해 독성을 중화시켜 환경 영향을 대폭 줄일 수 있다. 최근 습식보다는 건식, 혹은 이 둘이 혼합된 방식을 사용하는 추세이며, 습식식각은 주로 에싱이나 세정으로 발전했다.

3. 선택비(Selectivity)는 2개의 막 중 식각률의 차이를 크게 만들어, 원하는 막의 식각률을 높여 식각하도록 하고 원하지 않는 막은 식각되지 않도록 조정하는 항목이다.

식각률(Etch Rate)은 분당 식각해 들어가는 깊이를 뜻하는데, 보통 옹스트롬(Angstrom: Å) 혹은 마이크로미터(μm) 혹은 나노미터(nm) 단위를 사용한다.

과도식각(Over Etch)이란 계획한 깊이 보다 많이 식각된 경우를 말한다.

종횡비(Aspect Ratio)는 식각되는 갭(Gap)의 밑변 길이 분의 높이 길이를 말하는데, 종횡비가 높으면 이에 비례해 정밀도도 높아진다.

종말점(End of Point)은 식각을 마쳐야 하는 시점(Point)을 말하며, 최근에는 광발산감지법을 사용한다. 종말점이 부정확하면 Over Etch 혹은 Under Etch가 발생한다.

4. 식각은 막을 깎아내는 공정으로, 계획한 것보다 너무 많이 식각된 것을 Over Etch, 너무 적게 식각된 것을 Under Etch라 한다. Under Etch는 식각돼야 할 잔유물(절연막의 일부)이 남아 있는 상태이므로, 이는 다음 공정의 진행을 방해한다. 예를 들어 이온 주입을 해야 한다면 이온들을 식각 후 드러나는 하부 막(예: 실리콘 등)에 직접 주입해야 하는데, 남아있는 막에 가로막혀 하부 막에 대한 이온 주입 깊이나, 주입량(도즈) 등에 차질을 빚게 된다.

강렬한 열을 내뿜는 태양, 비오는 날의 번개… 모두 우리 일상에서 접할 수 있는 플라즈마(Plasma)의 대표 현상이다. 이러한 플라즈마는 반도체 공정에도 활발하게 도입되고 있다. 플라즈마의 기본을 알면 건식식각, 스퍼터링(Sputtering) 방식의 물리기상증착(PVD, Physical Vapor Deposition), 플라즈마를 이용한 화학기상증착(CVD, Chemical Vapor Deposition) 공정에 대해 쉽게 이해할 수 있다. 새롭게 개설된 반도체 탐구 영역, 첫 번째 시험 주제는 ‘플라즈마’다. 반도체 공정에서 활용되는 플라즈마에 대해 얼마나 알고 있는지 문제를 풀며 확인해보도록 하자.

[정답] 아래를 드래그해 확인해주세요!

1. ④   2. ①   3. ⑤   4. ③

[해설]

1. 고체는 에너지를 얻으면 액체가 되고, 액체는 기체가 된다. 그리고 기체가 에너지를 얻으면 제4의 상태인 플라즈마 상태가 되는데, 이때의 에너지는 매우 높은 에너지로써 열에너지를 인가할 때 약 섭씨 10만도(표면 온도 섭씨 6천도) 정도의 에너지를 인가한다. 이는 지구상에서는 불가능한 조건이다. 그러나 압력을 낮추면 낮은 전압으로도 플라즈마 상태를 얻을 수 있고, 이는 파센곡선(Paschen’s Curve)의 임계점을 따라 플라즈마 방전개시 전압이 설정된다.

플라즈마의 입자들은 전자, 양이온, 라디칼로 구성되는데, 라디칼은 전기적으로 중성을 띤다. 특히 전자와 양이온은 각각 클러스터를 형성하는데, 전자와 양이온의 전기적인 전하량이 같으므로 플라즈마 전체적으로는 전기적으로 중성을 띠게 된다.

반도체 공정에서는 플라즈마를 건식식각, CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition)에 많이 적용한다. RTA(Rapid Thermal Annealing)는 담금질 공정으로 이온주입 후 파손된 입자들을 원상회복시키기 위해 진행하는 공정이다.

2. 플라즈마를 이용해 건식식각을 진행하는 경우, 정전척(ESC, Electrostatic Chuck)을 이용해 웨이퍼를 프로세스 챔버 속에 넣는다. 그다음, 먼저 프로세스 챔버 내부를 진공펌프(Vacuum Pump)로 감압시켜 진공으로 만든다. 낮은 압력하에서는 전압이 낮아도 플라즈마를 쉽게 만들 수 있으며, 프로세스 챔버 내부를 진공으로 만들어야 주입하는 소스가스의 직진성을 확보하고 불순물 가스를 제거할 수 있기 때문이다.

소스가스는 유량흐름조절기(MFC, Mass Flow Controller)를 이용해 적정량을 프로세스 챔버에 주입한다. 프로세스 챔버 안의 소스가스를 플라즈마 상태로 만들기 위해 RF발진기(RF Generator)로 RF발진을 해 소스가스들에 에너지를 인가한다.

건식식각은 양이온과 라디칼을 이용하는데, 양이온은 웨이퍼 상 타깃 막의 결합력을 약화시키는 데 사용하며, 라디칼은 결합력이 약화된 타깃 막의 분자들과 결합해 기체화한다. 이때 양이온과 라디칼의 밀도가 균일하게 웨이퍼로 접근할 수 있도록 플라즈마와 웨이퍼 사이에 일렉트로드(Electrode)를 설치한다. 반응로(Furnace)는 확산공정 시에 적용한다.

3. 화학기상증착은 크게 열에너지를 이용하는 방식과 플라즈마를 이용하는 방식으로 나뉜다. 열에너지를 이용하는 방식은 또다시 압력에 따라서 나눌 수 있는데, 대기압 상태로 화학기상증착을 이용하는 방식을 APCVD(Atmospheric Pressure CVD)라 하고, 대기압의 반이 되는 준대기압을 이용하는 방식을 SACVD(Semi-APCVD)라 하며, 매우 낮은 압력 상태를 이용하는 방식을 LPCVD(Low Pressure CVD)라고 한다. 압력이 낮을 수록 진공도를 높여야 한다.

이 중 막질이 가장 좋은 방식은 LPCVD인데, LPCVD의 단점은 압력이 낮은 대신 매우 높은 온도를 유지해야만 소스가스 입자들이 활성화된다는 점이다. 하지만 온도를 높여 공정을 진행하면 하단부에 금속막이 이미 형성되어 있는 경우 금속재질이 높은 온도로 인하여 치명적인 손상을 입을 수 있으므로 LPCVD의 사용은 제한적일 수 밖에 없다.

이러한 단점을 해결하기 위해 낮은 온도에서도 CVD를 진행할 수 있도록 플라즈마를 이용한 PECVD(Plasma CVD)가 탄생했다. 그러나 PECVD 역시 막질이 좋지 않다는 단점을 안고 있었고, 이 단점을 보완하고자 개발된 공정이 바로 HDPCVD(High Density Plasma CVD)다. 따라서 HDPCVD는 CVD 중에서 막질이 가장 좋고 특히 직경이 짧은 Gap을 채울 때에도 같은 장비에서 증착과 식각을 병행해 실시하므로 탁월한 갭필(Gap Fill) 능력을 보유하고 있다.

4. 플라즈마를 이용해 PVD 공정을 진행하는 경우, 먼저 프로세스 챔버 내부를 진공펌프로 감압시켜 진공으로 만들어야 한다. 낮은 압력에서는 전압이 낮아도 플라즈마를 쉽게 만들 수 있으며, 프로세스 챔버 내부를 진공으로 만들어야 주입하는 소스가스의 직진성을 확보하고 불순물 가스를 제거할 수 있기 때문이다.

플라즈마의 방전개시 전압은 파센곡선의 임계점을 따라 설정되며 이때 생성되는 플라즈마의 입자들은 전자, 양이온, 라디칼이 있다. 그중 PVD는 다른 것과 결합력을 떨어뜨리기 위해 활성화율이 되도록 적은 아르곤 가스의 양이온을 이용하는데, 양이온은 마이너스 전압에 끌리므로 금속 타깃에는 마이너스 전압을 인가해 양이온이 타깃에 충돌하도록 유도한다. 양이온이 금속 타깃과 충돌 시, 충돌에너지가 금속 입자들을 형성하고 있는 금속 분자들의 결합을 해체시키게 되어 금속 분자들이 사방으로 흩어지게 되는데, 이것이 금속성 증기(Vapor)가 된다. 그리고 이 금속성 증기가 금속 타깃의 반대편에 있는 웨이퍼 표면에 눈처럼 쌓이게 되어 PVD 막이 형성된다.