* HBM(High Bandwidth Memory): 여러 개의 D램 칩을 TSV(Through Silicon Via, 수직관통전극)로 연결해 데이터 처리 속도를 혁신적으로 끌어올린 고부가가치, 고성능 제품. HBM은 1세대(HBM)-2세대(HBM2)-3세대(HBM2E)-4세대(HBM3)를 거쳐 현재 5세대(HBM3E)까지 개발됨. HBM3E는 HBM3의 확장(Extended) 버전

HBM에 힘입은 호실적에는 시장 변화에 촉각을 세우고, 고객 수요에 기민하게 대응하며 수익성을 높이는 데 집중해 온 영업·마케팅 조직과 김기태 부사장의 노력이 있었다. 그는 풍부한 현장 경험을 토대로, 글로벌 빅테크 기업들을 대상으로 고객 관리(Account Management) 업무를 수행하며 매출 증대 및 고객 파트너십 강화에 기여해왔다.

김 부사장은 불안정한 시장 상황 속에서도 굳건하게 회사의 영업 최전방을 사수해 온 주역이다. 특히, 2018년에는 최대 영업이익 달성의 황금기를 견인했고, 2022년부터는 불황 극복을 위한 다운턴 TF에서 주도적인 역할을 맡았다.

뉴스룸은 2024년 신임임원으로 선임된 김 부사장을 만나 HBM 시장 주도권 강화 비전과 미래를 대비하는 영업 전략에 관해 이야기를 나눴다.

HBM 1등 리더십 수성 넘어, 시장 주도권 강화가 목표

“생성형 AI 서비스의 다변화 및 고도화로 AI 메모리 솔루션인 HBM 수요 역시 폭발적으로 증가했습니다. 고성능·고용량의 특성을 지닌 HBM은 메모리 반도체가 전체 시스템의 일부에 불과하다는 기존 통념을 뒤흔든 기념비적인 제품입니다. 특히, SK하이닉스 HBM의 경쟁력은 탁월합니다. 높은 기술력으로 글로벌 빅테크 기업에서 앞다퉈 찾고 있습니다.”

김 부사장은 HBM의 영업 경쟁력 역시 ‘기술력’에 바탕을 두고 있음을 강조했다. AI 메모리 수요가 급증한 시장 상황에 적기 대응하기 위해서는 고객이 요구하는 스펙을 먼저 확보하는 것이 가장 중요하기 때문이다.

이와 함께 그는 시장 변화를 감지하고 미리 준비했던 것 역시 유효했다고 말했다.

“영업·마케팅 측면에서 AI 시대에 대응할 준비를 꾸준히 해왔습니다. 고객과의 협력 관계를 미리 구축했고, 시장 형성 상황을 예측했습니다. 이를 바탕으로 회사가 누구보다 앞서 HBM 양산 기반을 구축하며 제품 개발을 진행했고, 빠르게 시장을 선점할 수 있었습니다.”

SK하이닉스는 올해 전사 역량을 결집해 이룬 HBM 1등 타이틀을 사수하고, 더욱 강한 HBM 시장 리더십을 구축하는 것을 목표로 한다. 이를 위해, 회사는 김 부사장이 이끄는 HBM Sales & Marketing 조직을 포함해 제품 설계, 소자 연구, 제품 개발 및 양산까지의 모든 부서를 모아 ‘HBM Business’ 조직을 신설했다.

김 부사장은 “고객과의 우호 관계를 넓히고 시장 흐름에 선제적으로 대응할 수 있도록 회사와 조직에 필요한 이정표를 제시할 것”이라고 포부를 밝혔다.

기술력은 기본, 제품 상용화 시간(Time To Market) 단축이 관건

김 부사장은 “가장 힘들었던 때는 2022년 시작된 다운턴 시기였다”고 밝혔다. 불황과 함께 국제 정세가 불안정한 상황이 겹치며, 더더욱 어려웠던 시기였다.

“불황이 폭이 깊어지며, 한 치 앞을 알 수 없는 상황이었습니다. 구성원들의 피로가 극심했지만, 위기를 극복하기 위해 모두 마음을 모았습니다. 영업 측면에서는 수익성 개선에 초점을 맞춰서 HBM을 중심으로 AI 서버 및 데이터센터 향(向) 제품 위주로 판매 역량을 집중했고, 이 과정에서 당장의 이익을 좇기보다 더 멀리 보고 고객사와의 협력을 강화했습니다. 이러한 노력이 모여 SK하이닉스가 다운턴 상황을 잘 헤쳐나올 수 있었다고 생각합니다.”

그는 대외적으로 불안정한 요소들이 아직 남았지만, 올해 메모리 반도체 업황 상승세가 시작되었다고 진단했다. 글로벌 빅테크 고객들의 제품 수요가 회복되고 있으며, PC나 스마트폰 등 자체 AI를 탑재한 온디바이스(On-Device) 등 AI의 활용 영역이 넓어짐에 따라 HBM3E뿐만 아니라 DDR5, LPDDR5T 등 제품 수요까지 커질 것으로 기대했다.

김 부사장은 “지속적인 시장 우위를 점하기 위해서는 기술 경쟁력은 기본이고, 영업적인 측면에서 TTM(Time To Market: 제품이 구상되고 시장에 나오기까지 걸리는 시간)을 단축하는 것이 관건”이라고 강조했다.

“고객 물량을 선제적으로 확보해서, 좋은 제품을 더 좋은 조건에 판매할 수 있도록 협상하는 것이 반도체 영업의 기본입니다. 우리는 좋은 제품을 갖췄으니, 이제는 속도전입니다. 올해 HBM은 이미 ‘완판’입니다. 2024년이 막 시작되었지만, 우리는 시장 선점을 위해 벌써 2025년을 준비하고 있습니다.”

원팀 시너지로 고객에 토털 솔루션 제공, 업황 반등 이어갈 것

김 부사장은 HBM 영업 및 마케팅 1등의 자부심과 함께 큰 책임감을 느낀다고 털어놓았다. 그가 이끄는 조직은 고객과의 윈윈(Win-Win)을 추구하는 HBM 영업팀과 시장 및 산업 분석을 통해 최적의 개척 영역을 발굴(Pathfinding)하는 HBM 마케팅팀, HBM 시장을 리드하는 전략에 따라 매출 및 수익성 극대화를 목표로 하는 HBM Planning & Intelligence팀으로 구성되어 있다. 이와 같은 통합 조직 운영은 회사가 시장 변화를 선도하면서도 고객 맞춤형 솔루션을 먼저 제시하는 ‘토털 AI 메모리 프로바이더’로 도약하려는 의지를 보여준 것이라고 김 부사장은 밝혔다.

“반도체 영업은 글로벌 빅테크 기업과 협력해야 하는 직무입니다. 대형 고객들의 기대 수준에 맞추려면 기술력뿐만 아니라 품질 관리, 영업, 마케팅 등의 다양한 요소를 아우른 토털 솔루션을 제공해야 합니다. 이를 위해 올해부터는 조직 운영에도 최적화를 꾀했습니다. 리더의 방향 설정이 무엇보다 중요한 이때, 각 팀의 역량을 결집해 원팀(One Team) 시너지를 극대화하며 선봉에서 최선을 다하겠습니다.”

김 부사장은 기대감과 자신감을 담은 새해 인사를 구성원들에게 전했다.

“2024년 갑진년, 그토록 고대하던 업턴의 시간이 가까워지고 있습니다. 새로운 도약의 시기, 사업적으로도 최고의 성과를 만들 수 있도록 전방에서 최선을 다하겠습니다. SK하이닉스 구성원들도 뜻하는바 모두 이루는 한 해 되기를 기원합니다.”

SK하이닉스가 더 젊어졌다. 회사는 지난 연말 있었던 2024년 신임임원 인사에서 ‘역대 최연소 신임임원’으로 이동훈 부사장을 선임하며, 젊은 리더십을 내세웠다.

1983년생인 이 부사장은 올해 신설된 조직인 ‘N-S Committee*’의 임원으로 발탁됐다. 그는 대학에서 학업 중이던 2006년 SK하이닉스 장학생으로 선발돼 석·박사 과정을 수료하고, 2011년 입사한 기술 인재다. 특히, 이 부사장은 128단과 176단 낸드 개발 과정에서 기술전략 팀장을, 238단 낸드 개발 과정부터는 PnR(Performance & Reliability) 담당을 맡아 4D 낸드 개발 전 과정에서 핵심 역할을 수행하며 SK하이닉스의 4D 낸드 기술이 업계 표준으로 자리 잡는 데 기여했다.

* N-S Committee: 낸드(NAND)와 솔루션(Solution) 사업 경쟁력을 강화하기 위한 신설 조직으로, 낸드·솔루션 사업의 컨트롤 타워 역할을 맡아 제품 및 관련 프로젝트의 수익성과 자원 활용의 효율성을 높이는 업무를 담당함

뉴스룸은 SK하이닉스 낸드의 미래를 이끌어갈 차세대 기술 리더인 이 부사장을 만나 신임임원으로서의 포부와 소감에 대해 들었다.

변혁의 순간, 중요한 것은 ‘유연한 대응’

이 부사장은 AI 시대의 도래와 함께 급변하는 미래에 신속하면서도 유연하게 대응하는 것이 중요하다고 강조했다.

“기술의 발전으로 우리 삶이 급변하고 있으며, 이러한 변화에 어떻게 대응하는지는 회사의 미래를 결정하는 관건이 될 것입니다. 과거 인터넷이나 스마트폰의 등장과 그 이후를 생각해 보면 잘 알 수 있죠.”

이 부사장이 소속된 조직인 ‘N-S Committee’는 이러한 환경 변화를 선도하기 위한 SK하이닉스의 대응 전략에 따라 만들어졌다. 생성형 AI 등으로부터 발생하는 방대한 양의 데이터를 저장하기 위해 낸드는 솔루션의 도움을 받아야 한다. 회사는 ‘N-S Committee’라는 컨트롤 타워를 통해 낸드와 솔루션 사업을 동시에 최적화하고, 개발 효율과 고객 만족을 높여 경쟁력을 강화하겠다는 계획이다.

“특정 기술이 등장했을 때 유연하게 대응하기 위해서는 관련된 조직 모두가 수시로 정보를 공유하고 협업할 필요가 있습니다. 고객들이 원하는 제품을 더 빠르게 공급하기 위해서 낸드와 솔루션 개발의 협업은 선택이 아닌 필수입니다. 저 역시 신임임원으로서 협업이 더욱 효율적으로 이뤄질 수 있도록 노력할 계획입니다.”

‘4D를 넘어…’ 낸드의 혁신은 계속된다

현재 세계 최고층 321단 4D 낸드 개발에서 제품의 성능과 신뢰성, 품질 확보를 위해 힘쓰고 있는 이 부사장은 새로운 낸드에 대한 기대감을 내비쳤다.

“현재 개발 중인 321단 4D 낸드는 압도적인 성능으로 업계의 새로운 이정표가 될 것이라 기대하고 있습니다. 그만큼 우리에게 주어진 역할이 중요한데요. 이 제품의 경우, 성능뿐 아니라 신뢰성 확보가 핵심입니다. 빠르게 늘어나는 수요에만 집중하다 보면 품질이나 신뢰성 등에 리스크가 생기게 마련이거든요. 최대한 빠르게 개발을 마무리하고 제품을 공급하며, 리스크를 최소화하는 것을 단기적인 목표로 생각하고 있습니다.”

이 부사장은 장기적인 관점에서는 지금까지 시도하지 않았던 다양한 도전을 통한 혁신을 이어가야 한다고 말했다.

“지금까지 낸드 개발의 핵심은 비용 대비 성능을 최대한으로 높이는 것이었습니다. 이른바 가성비죠. 과거 2D, 3D 낸드에 이어 4D 낸드가 등장한 것도 이 때문이었습니다. 현재 우리가 변혁의 중심에 있는 만큼, 낸드 역시 여러 방향성을 가지고 혁신해야 합니다.”

이 부사장은 다양한 분야에서 폭발적으로 늘어나게 될 데이터에도 집중할 필요가 있다고 강조했다.

“AI를 활용하는 분야가 확대됨에 따라, 데이터를 생성하는 매개도 늘어날 것임을 예상할 수 있습니다. 오토모티브 분야만 하더라도 자율주행을 위한 도로, 통행량 등의 데이터가 폭발적으로 늘어나고 있습니다. 이처럼 데이터를 생성하는 디바이스나 환경에 따라 낸드에 요구되는 성능이나 조건도 크게 달라질 수 있습니다. 저는 이러한 환경 변화를 예의주시하며 SK하이닉스가 기술 리더십을 이어나갈 수 있도록 선제적인 혁신에 앞장서겠습니다.”

“수많은 도전, 구성원과의 공감대 형성이 가장 중요해”

이 부사장은 현재 반도체 업계에 순풍이 불고 있다고 진단하며, D램에 이어 낸드 역시 올해는 업턴으로 돌아설 것이라고 내다봤다. 다만 다양한 분야에서 혁신이 지속될 거라 구성원들은 더 많은 도전에 직면하게 될 것이라고 말했다.

“수많은 도전 속에서 중요한 건 구성원들이 이 도전을 이겨내야 하는 이유를 이해하고 적절한 동기부여 속에 개발이 이어져야 한다는 것입니다. 결국, 회사와 구성원들이 하나의 목표를 이루기 위한 공감대를 형성해야 하는 것이죠.”

인터뷰 내내 이 부사장이 강조했던 ‘변혁의 순간, 유연한 대응’은 구성원들에게 전하는 신년 인사에도 이어졌다.

“2024년 메모리 반도체 시장은 상승기류를 타고 있습니다. 그동안 많은 어려움을 견뎌온 우리는 업턴의 순간을 웃으며 맞이할 수 있을 것이라 생각합니다. 하지만 도전은 계속됩니다. 특히 올해는 차세대 낸드 제품 출시가 예상되고 있는데요. 변혁의 시기에 더 좋은 성과를 낼 수 있도록 저 역시 최선의 노력을 다하겠습니다. 우리 모두 많은 것을 이루어내는 2024년이 되길 희망합니다.”

SK하이닉스 오해순 부사장은 지난 연말 있었던 2024년 신임임원 인사에서 ‘회사 최초의 여성 연구위원*’으로 이름을 올리며 주목받았다.

* 연구위원: SK하이닉스 연구위원은 뛰어난 기술 역량을 바탕으로 혁신 기술 연구에 집중하는 전문 임원

오 부사장은 낸드플래시와 솔루션 사업 경쟁력 강화를 위해 신설된 조직인 ‘N-S Committee*’의 연구위원으로 발탁됐다. 그는 미래기술연구원과 D램 개발부문을 거친 후, 2007년부터 차세대 낸드 플랫폼 개발에 매진해 왔다. 특히, 오 부사장은 SK하이닉스 최초로 3D 낸드 기술과 QLC* 제품 개발, 그리고 4D 낸드 양산 등 프로젝트를 성공시키며 기술 혁신에 발자취를 남겼다.

* N-S Committee: 낸드(NAND)와 솔루션(Solution) 사업 경쟁력을 강화하기 위한 신설 조직으로, 낸드·솔루션 사업의 컨트롤 타워 역할을 맡아 제품 및 관련 프로젝트의 수익성과 자원 활용의 효율성을 높이는 업무를 담당함
* QLC(Quadruple Level Cell): 플래시 메모리의 한 종류로 하나의 셀에 4비트의 데이터를 저장

뉴스룸은 오 부사장을 만나 SK하이닉스 최초 여성 연구위원으로서의 포부와 함께 낸드 사업 경쟁력 강화를 위한 연구 비전에 관해 이야기를 나눴다.

첫 여성 연구위원, 다양성 통한 연구 문화 혁신 기대

기술 혁신에 ‘다양성(Diversity)’은 중요한 키워드다. 다양성을 기반으로 한 다원적 사고는 편향성을 극복하고 기존의 패러다임을 전환해 혁신을 만들 수 있기 때문이다.

“첨단기술이 집약된 반도체 연구는 무엇보다 기술력이 중요합니다. 그러다보니 저는 기술 리더십을 발휘해야 하는 연구위원으로서 막중한 책임감을 느낍니다. 특히, 연구 문화에 다양성을 통한 혁신을 끌어낼 수 있도록 노력하겠습니다.”

오 부사장은 또, 여성 구성원들의 성장에 ‘연구위원’이라는 새로운 비전을 제시할 수 있는 롤 모델이 될 수 있다는 기대감이 크다고 밝혔다.

“연구 역량 자체에 남녀 간의 차이가 있다고 생각하지는 않습니다. 다만, 구성원들의 다양한 관점이 어우러져 발전하는 기술 연구 분야에, 여성 리더로서 저만이 할 수 있는 역할이 있다고 생각합니다. ‘첫 여성 연구위원’이라는 타이틀이 주는 부담도 있지만, 저를 시작으로 앞으로 더 많은 여성 연구위원이 탄생할 수 있도록 소임을 다하겠습니다.”

양산까지 고려한 선행 연구 주도로 낸드 업턴 원년 만들 것

오 부사장은 현재 ‘Advanced PI*’ 조직을 이끌며 차세대 고부가가치 낸드 제품 개발에 힘쓰고 있다. 특히, 개발부터 양산까지의 모든 과정에서 시행착오를 줄일 수 있도록 양산 성공에 포커스한 연구에 집중하고 있다. 양산 경쟁력이 곧 제품 경쟁력으로 이어지는 낸드 특성상, 이는 매우 중요한 미션이다.

* PI(Process Integration): 코어 개발부터 양산 이관 후 수율 증대(Ramp up)에 이르기까지 제조공정 전반에 관여. 조기 제품, 차세대 제품 개발을 위해 Cell scheme 결정, 최적 Design Rule 도출 등의 업무를 수행함.

오 부사장은 “다양한 낸드 개발 스테이지를 경험하며 단계별 미션에 대한 이해도가 높아졌고 더 넓은 시야를 가질 수 있게 됐다”고 설명했다. 지난 2022년 오 부사장은 개발과 양산을 아우르는 노하우를 바탕으로, 개발 단계에서부터 미리 양산 불량을 관리하는 ODE(On Die Epm) 시스템을 낸드 최초로 도입한 바 있다. 현재 이 시스템은 품질 특성 관리와 제품 불량 제어 등에 활발히 이용되고 있다.

그는 이처럼 장기간 다져온 기술력을 바탕으로 올해 낸드도 반등이 본격화 될 것으로 내다봤다.

“D램은 이미 지난해 업턴으로 전환했습니다. 올해는 낸드 차례입니다. 적층 한계를 극복할 요소 기술을 확보하며, 동시에 차세대 고부가가치 제품을 적기에 개발하는 것이 2024년의 중요한 미션입니다. 무엇보다 수익성 제고를 위해 개발 단계에서부터 시행착오를 줄일 수 있는 연구를 이어 나갈 계획입니다.”

기술 개발 성공 및 솔루션과의 시너지 끌어낼 ‘협업의 힘’ 강조

오 부사장은 낸드 개발 성과 중 가장 기억에 남는 프로젝트로 ‘SK하이닉스 최초 3D 낸드 플랫폼 개발 성공(2014년)’을 꼽았다. 플랫폼 구조와 특성이 완전히 뒤바뀌는 변혁의 시기, 무에서 유를 쌓아 올려 성공을 이끌었던 경험은 그에게 강한 자신감의 원천이 되었다.

“기술은 계속해서 발전하고, 극복해야 하는 한계 또한 계속해서 높아지게 마련입니다. 하지만 기술 난이도가 높다 해서 좌절할 필요는 없습니다. 함께하는 구성원들의 아이디어를 모으고, 힘을 합쳐 풀어간다면 결국에는 해낼 수 있다고 생각합니다.”

그는 이후에도 회사 최초 QLC 제품 개발, 4D 낸드 양산 개발 등 비중 있는 프로젝트를 연이어 성공으로 이끌었다. 오 부사장은 또, 낸드 사업부의 필승 전략인 ‘솔루션과의 협업’에 대해서도 자신감을 내비쳤다. 많은 데이터를 낮은 비용과 좋은 품질로 저장해야 하는 낸드는 이를 담는 스토리지(Storage) 제품인 솔루션과 최적화됐을 때 더 큰 진가를 발휘한다. 낸드 경쟁력 강화를 위해서는 솔루션과 협업하여 효율성을 높이는 것이 꼭 필요한 상황. 특히, 낸드와 솔루션 사업의 컨트롤 타워 역할을 위해 N-S Committee 조직이 올해 첫발을 내디딘 만큼, 오 부사장은 두 사업의 시너지를 강조했다.

“올해는 낸드와 솔루션이 N-S Committee 조직 안에서 다양한 협업을 진행할 예정입니다. 솔루션 사업부와 뜻을 모아 적극적으로 소통하고 협력하여 시너지를 만들고, 이를 바탕으로 나아가 2024년을 낸드 사업 도약의 원년으로 만들 수 있도록 솔선수범하겠습니다.”

오 부사장은 끝으로, 새해 인사와 새로운 리더로서의 목표를 함께 전했다.

“2024년은 저에게도 큰 도전과 혁신의 한 해가 될 것 같습니다. 무엇보다 구성원들과 함께 성장하며 회사에 실질적으로 기여하는 리더가 될 수 있도록 노력하겠습니다.”

반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(시스템 혹은 세트) 내에서 사용된다. 시스템이 추구하는 바가 그 부품인 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 시스템은 반도체의 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 미래, 앞으로의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다.(필자 주)

지금까지 반도체의 탄생부터 소자의 발전 그리고 컴퓨팅 산업이 앞으로 어떤 방향으로 나아갈 것인지 6편에 걸쳐 살펴봤다. 이번 [반도체의 이해] 마지막 편에서는 다가오는 AI 시대에 반도체 산업은 어떤 방향으로 혁신이 이루어지고 있는지 소개하고자 한다.

모바일의 성장과 SoC의 한계

휴대전화, 디지털 TV 등의 전자제품은 제어 기능을 수행하는 컴퓨터 시스템이 필요하다. 이를 임베디드 시스템(Embedded System)*이라고 하는데, 범용 컴퓨터와는 다른 특정 목적의 컴퓨터 시스템이다. 임베디드 시스템은 반도체 칩으로 연산과 제어를 수행하는데, 단일 칩 시스템(System on Chip, SoC)으로 이루어진 경우가 많다.

* 임베디드 시스템(Embedded System): PC와 달리 미리 정해진 특수한 기능만을 수행하는 내장형 컴퓨팅 시스템. 시스템을 동작시키는 프로그램을 미리 하드웨어에 내장해 제어하는 데, 스마트폰으로 TV를 제어하는 것도 하나의 예이다.

SoC는 여러 기능을 갖춘 블록 기반의 시스템을 하나의 칩으로 만든 것으로, 집적회로에 집약된 컴퓨터나 전자 시스템 부품을 말한다. 이는 CPU, GPU 같은 디지털 신호 처리기, 메모리 블록, 타이밍 발생기, 외부 인터페이스, 아날로그-디지털 변환 회로, 전원 관리 회로 등으로 구조화되어 있다.

* ASB/AHB/APB: SoC 내부 칩의 IP를 어떻게 연결해 데이터를 주고받을 것인가를 약속한 구조를 AMBA(Advanced Microcontroller Bus Architecture)라 한다. AMBA는 3가지 Bus interface로 이뤄진다. ▲ASB(Advanced System Bus)는 프로세서와 메모리 및 고성능 장치를 연결하는 버스 ▲AHB(Advanced High performance Bus)는 ASB 규격보다 더 고성능 프로세서와 메모리를 연결하는 버스 ▲APB(Advanced Peripheral Bus)는 Input/Output 등의 주변 장치를 연결하는 버스로 구성되어 있다.

SoC는 일반적으로 여러 패키지를 조립하는 멀티 칩 시스템보다 소비 전력이 적고 패키지가 단순하며 높은 신뢰성을 갖는다. 그러나 소자 테스트 비용과 초기 개발비가 많이 들어, 생산 물량이 적을 경우 더 비쌀 수밖에 없다.

SoC 방식의 또 다른 문제는 칩을 형성하는 다이(Die)*의 크기가 커질 수밖에 없다는 것이다. 땅 넓이를 더 넓히고, 반도체 전공정을 통해 그 안에 모든 기능을 다 넣어서 만들기 때문이다. 반도체 제조에 있어 다이의 크기가 커지면 한 웨이퍼에 만들 수 있는 칩의 수가 줄어 수익성이 떨어진다. 또, 웨이퍼에 동일 수의 제조 결함이 생긴다는 가정하에 정상 작동하는 칩의 수가 현격히 준다. 수율이 감소하는 것이다. 즉, 수율은 다이의 크기에 반비례해 낮아진다.

* 다이(Die): 패키지 작업을 하기 전, 웨이퍼 상태에서 개별적인 패턴이 구현된 집적회로다. 이후 패키징 작업을 진행하거나, 성능/기능을 설명하는 경우에는 칩(Chip)으로 표현된다.

▲ 다이 크기에 따른 수율 변화

시대가 바뀌며 다양한 전자제품이 출현했다. 반도체 소자의 경우 개인용 컴퓨터가 거의 유일한 거대 시장이었던 과거에는 그 종류가 단순했다. 시장 대부분이 CPU와 메모리 소자 정도로 이루어졌다. 그러나 최근 스마트폰과 같은 모바일 통신 시장이 크게 성장하며, 스마트워치 등의 웨어러블 제품과 자율주행 자동차 등도 반도체 소자의 거대 사용처가 됐다.

이에 따라 소자의 종류도 메모리와 로직(CPU, GPU 등) 외에 통신, 전력 관리, 이미지 센서 등으로 다양해졌다. 이러한 시장의 변화는 반도체 생산에도 영향을 주고 있다. 모바일, 웨어러블 기기는 반도체 칩에 배분할 수 있는 면적이 작다. 때문에 공간적 제약 안에 여러 기능을 집어넣고, 성능을 높여야 하는 요구가 커지고 있는데, 이를 해결하기 위한 전통적인 방법 중 하나가 다양한 기능을 작은 면적 안에 집적하는 SoC였다.

그러나 SoC는 반도체 칩 자체로는 면적이 커지면 비용이 급격히 상승한다는 단점이 있다. 모바일에 맞춰 작아졌지만, 더욱 거세지는 미세화 및 고성능 요구를 모두 만족하는 데 어려움이 있는 것이다.

단일 칩의 한계를 극복하는 칩렛 그리고 FOWLP

SoC의 단점을 극복하는 방법으로 제시된 것이 칩렛(Chiplet) 기술이다. 칩렛은 기존 칩에서 필요한 각각의 기능을 분리해 작은 면적의 칩 조각(칩렛)으로 따로 제조한 후, 후공정 기술을 통해 하나의 패키지로 만드는 방식이다. 시스템을 하나의 큰 칩 안에서 만드는 것(SoC)이 아닌, 작은 칩들을 모아서 하나의 패키지로 만드는 것(System-in-Package, SiP)이다. 칩렛을 포함해 로직, 메모리, 센서 등 다양한 종류의 칩을 하나의 패키지 내에 만드는 기술을 통칭해 ‘이종집적(Heterogeneous Integration)’이라고 부른다.

이종집적은 최근 파운드리* 산업의 비즈니스 영역이 넓어지면서 더욱 주목받고 있다. 이전까지 파운드리의 경쟁력은 앞선 기술 노드*를 신속히 개발해 빠른 소자를 만들고 수율을 높여서 고객사인 팹리스*에 칩을 제때 공급하는 것이었다.

그러나 최근 파운드리의 역할은 단순히 칩을 만드는 것을 넘어 다양한 제품에 맞는 시스템 해법을 제공하는 것으로 넓어졌다. 다시 말해, 제품에 따른 제약(최종 크기, 모양, 실제 사양)을 만족하는 패키징된 시스템을 만들어 주는 것으로 진화하고 있다.

이러한 변화를 처음으로 이끈 것은 TSMC였다. TSMC는 2016년 상용화한 InFO WLP(Integrated Fan Out Wafer Level Package) 기술을 바탕으로 애플의 AP(Application Processor)를 단독으로 생산했다. 이종집적 패키징이 파운드리 사업의 강점이 될 수 있다는 것을 보여준 사례다.

* 파운드리(Foundry): 반도체 산업에서 외부 업체가 설계한 반도체 제품을 위탁받아 생산·공급하는 기업
* 기술 노드(Technology Node): 특정 반도체 공정의 기술 수준을 구분하는 용어로, 보통은 ‘구현 가능한 최소 두께의 회로 선폭 기술’을 의미
* 팹리스(Fabless): 반도체 제품을 직접 생산하지 않고 반도체 설계를 전문적으로 하는 기업

▲ 팬인/팬아웃 웨이퍼 레벨 패키지의 비교

WLP(Wafer Level Package)는 만들어진 웨이퍼를 자르지(Dicing) 않고, 칩 보호 및 방열 역할을 하는 소재로 몰딩(Molding)한 다음, 다이 외부로 전기 신호나 전력를 보내고 받는 배선과 범프(Bump)*를 만드는 패키지 기술이다. 와이어로 신호를 보내지 않아도 되므로 제품의 부피나 두께를 줄일 수 있을 뿐 아니라 증가하는 입출력(Input/Output, I/O) 단자에 대응할 수 있고, 지연 시간도 단축할 수 있는 매우 좋은 방법이다. 또, 패키징 이후 웨이퍼를 자르기에 다이와 패키지의 크기는 동일하게 된다.

반면 범프는 일정량의 금속이 필요하므로 부피와 면적이 클 수밖에 없고, 작은 다이 위에 만들어야 하기에 그 수를 증가하는 데 한계가 있다. 즉, WLP는 I/O 단자가 많아질 수 없어서 칩 간의 대역폭(Bandwidth)이 작다.

* 범프(Bump): 칩(Chip) 회로의 입출력 연결 단자 역할을 하며, 저온에서 녹는 금속으로 만들어진 작은 돌기로, 녹았다가 굳으면서 패키징된 칩을 기판 또는 다른 칩과 전기적으로 연결한다

이와 같이 장단점이 뚜렷한 기존의 WLP를 개량해 단점을 없애고 장점을 극대화한 것이 FOWLP (Fan Out Wafer Level Package) 기술이다. 팬아웃 기술은 I/O 단자 배선을 칩 밖으로 빼는 차세대 패키징 기술이다. 외부에 더 많은 I/O 단자를 배치할 수 있고, 반도체와 메인 기판 사이 배선 길이가 줄어들어 전기적 성능 및 열효율이 높아진다.

대표적인 팬아웃 기술인 TSMC의 InFO*는 다이를 먼저 자른 후 웨이퍼 모양의 틀에 다이를 재배치해 외곽 공간을 확보하고, 몰딩을 진행한 다음 넓어진 면적에 범프를 형성하는 기술이다. 다이에서 범프로 전기 신호를 전달해야 하므로 전기 신호가 갈 수 있는 길은 구리 재배선(ReDistribution Line, RDL)*으로 제조한다. 이렇게 전공정에서 사용하던 것과 비슷한 기술을 활용해 WLP의 작은 두께, 부피의 장점을 살리며 외부로 전기 신호가 나갈 수 있는 길을 많이 만들어 준 것이다.

* InFO(Integrated Fan Out Wafer Level Package): TSMC가 명명한 FOWLP의 기술. RDL 패키징 기법을 적용, 입출력 단자 확대로 칩의 성능/기능을 높였다.
* 재배선(ReDistribution Line, RDL): 웨이퍼 위에 얇은 폴리머층을 깔고 배선을 형성하는 기술. 기판을 쓰지 않아 칩 두께를 줄일 수 있다.

이 패키징 기술로 애플은 얇은 두께와 높은 전기 신호 밀도, 발열 문제를 해결한 최종 반도체 칩을 구현해 아이폰에 적용했다.

InFO 기술의 성공은 파운드리의 사업 영역이 전공정 다이를 생산하여 패키지 회사로 넘기는 것이 아닌 최종 패키지 제품의 문제를 해결해 주는 데까지 넓어졌다는 것을 보여주는 상징적 사건이다. 성능 좋은 반도체 소자를 만들기 위한 기술 노드의 속도가 더뎌지는 상황에서 파운드리 회사의 경쟁력을 나타내는 또 다른 무기가 된 셈이다.

▲ 이종집적 기술의 다양한 예시

현재 이종집적의 경우, 최종 제품에 대한 다양한 고객의 요구를 만족할 수 있는 도구로 많은 후보 기술이 제안되고 있다. ▲2개 이상 다이를 하나의 패키지로 연결한 멀티 칩 패키지 ▲다층 배선의 고분자 기판(Substrate)을 실리콘 기판으로 대체해 여러 개의 다이를 붙이는 실리콘 인터포저(Silicon Interposer)* ▲더 작게 배선된 실리콘 기판을 사용하는 방법인 TSMC의 LSI(Local Silicon Interconnect) ▲인텔의 EMIB(Embedded Multi-die Interconnect Bridge)를 예로 들 수 있다.

* 실리콘 인터포저(Silicon Interposer): 반도체 패키징 기술의 한 부분으로, 고성능 반도체에서 로직 다이와 고대역폭 메모리(HBM)를 연결하는 역할을 한다.

칩렛도 SoC와 같은 하나의 칩으로… 3D SoC

챗GPT로 대표되는 생성형 AI는 반도체 시스템에 또 다른 숙제를 던져줬다. 이와 같은 거대 언어 모델(Large Language Model, LLM)을 다루기 위해서는 엄청난 양의 데이터 학습이 필요하다.

▲ 인터포저를 활용해 GPU와 HBM을 연결한 엔비디아 H100

이를 위해 D램은 대용량 데이터를 큰 대역폭으로 빠르게 GPU에 전달해야 한다. 그래서 D램의 경우, 칩을 쌓고 TSV(Through Silicon Via)로 연결해 대역폭을 늘린 HBM(High Bandwidth Memory)을 사용한다. TSV는 집적회로 칩을 제조하면서 웨이퍼에 구멍을 뚫고 구리 금속 선을 넣어 놓은 뒤 다른 칩 위에 붙이는 공정이다. HBM과 GPU는 큰 대역폭으로 연결하고자 실리콘 인터포저를 이용해 붙인다. 생성형 AI 시대 최대 수혜 제품인 엔비디아(NVIDIA)의 H100은 이와 같은 방법으로 만들어지고 있다.

그러나 이러한 칩렛과 같은 후공정 패키지 기술을 통한 결합은 TSV, RDL 등 웨이퍼 레벨에서 진행된 전공정 SoC 방법에 비해 대역폭이 작을 수밖에 없다. 전공정으로 제조한 집적회로는 실리콘(Si) 웨이퍼 내에서 Si를 채널로 이용해 만들어진 한 층의 소자들을 여러 층의 금속 배선으로 연결하는 방법으로 제조되어 왔다. 금속 배선은 포토리소그래피*와 에칭*으로 패터닝*되므로 매우 높은 밀도의 작은 Via*와 배선을 통해 각각의 기능이 연결된다. I/O를 ㎟당 수백만 개 이상 형성할 수 있다. 그러나 후공정 패키지는 각 칩을 연결하기 위한 I/O의 숫자가 ㎟당 수백 개 정도에 불과하다. 결국 적은 수의 I/O는 칩 간 소통하는 대역폭이 작다는 것을 의미한다.

* 포토리소그래피(Photolithography): 빛을 사용해 웨이퍼 위에 적합한 재료의 미세 패턴 박막을 생성하는 기술
* 에칭(Etching): 식각이라고도 하며, 웨이퍼 위에 새겨진 회로 외부의 불필요한 부분을 깎아내는 공정
* 패터닝(Patterning): 박막을 반복적으로 식각하여 집적회로를 구현하는 패턴을 형성하는 것
* Via: 서로 다른 두 개 이상의 금속층을 연결하는 공정

그런데 만약 칩렛의 많은 I/O 단자가 전공정 칩의 구리(Cu) 배선의 밀도와 비슷해진다면 여러 개의 칩렛을 만들어 붙여도 전공정 패키지와 같은 효과를 얻을 수 있을 것이다. 즉, 3D 적층으로 칩렛을 구성하고, 많은 I/O 단자를 이용해 3차원으로 칩(3D SoC)을 만들 수 있다면 반도체 집적 공정의 기존 틀을 바꿔 놓는 거대한 혁명이 될 것이다.

3D SoC 완성의 핵심은 하이브리드 본딩

전기 신호 밀도를 이처럼 높이기 위해서는 두 다이를 잇는 접점의 밀도가 높아야 한다. 그러나 접점으로 사용하는 범프의 면적은 이 목표를 달성하기에는 너무 크다. 기존 범프의 크기를 줄인 마이크로 범프(Micro Bump)도 나왔으나 아직 갈 길이 멀다.

▲ 하이브리드 본딩은 전기 신호 밀도를 크게 올릴 수 있는 기술이다.

그래서 주목을 받는 기술이 하이브리드 본딩(Hybrid Bonding)이다. 이는 범프 없이 구리 배선의 패드끼리 직접 붙이는 기술이다. 다이를 만드는 배선 공정이 마무리되면 표면은 전기 신호가 나오는 구리 패드와 전기가 흐르지 않도록 막는 절연 물질로 구성된다. 붙이고자 하는 다른 다이도 거울로 보는 것과 같이 동일한 구성과 모양일 것이다. 이 두 다이를 절연 물질끼리, 구리 패드끼리 각각 접합하므로, 두 물질을 붙인다 하여 하이브리드 본딩이라 부른다.

▲ 집트로닉스(Ziptronix)가 개발한 하이브리드 본딩 순서도

이것도 세부적으로는 여러 방법이 제안되었으나, 최근 주목을 받는 것은 집트로닉스*가 공개한 방법이다. 먼저 절연 물질을 플라즈마로 접합이 잘되는 상태로 바꾼 뒤 정렬하여 붙이고, 그 후 온도를 높여서 구리 패드를 붙이는 식이다. 구리의 열팽창률이 절연 물질(SiO2)보다 높은 점을 이용한 것이다.

* 집트로닉스(Ziptronix): SoC 디바이스, 웨이퍼 레벨 3D 적층 공정을 개발하는 미국 벤처 회사

CPU에서 인텔의 경쟁자인 AMD는 2021년 1월 TSMC의 하이브리드 본딩 기술로 S램을 접합한 제품(AMD 3D V-cache)을 만들었다고 발표했다. 다시 파운드리 사업을 시작한 인텔도 2021년 7월 자사 이종집적 기술인 포베로스 다이렉트(Foveros Direct)*를 통해 하이브리드 본딩이 가능하다고 발표했다. 이처럼 하이브리드 본딩은 전기 신호 밀도를 높일 수 있는 궁극의 기술로 치열한 기술 경쟁이 벌어지고 있다.

* 포베로스 다이렉트(Foveros Direct): 인텔의 첫 번째 3D 적층 솔루션 기술로, WLP 수준의 칩렛 패키지를 구현했다.

하이브리드 본딩 방법은 웨이퍼-to-웨이퍼(W2W) 접합, 다이-to-다이(D2D) 또는 다이-to-웨이퍼(D2W) 접합이 있다.

W2W는 HBM이나 플래시 메모리에서 셀(Cell)과 주변회로(Peri.)를 붙이는 것과 같은 메모리 소자 적층에 적용할 수 있다. 이종집적에도 적용할 수 있으나 제약 조건이 있다. 소자 크기가 같아야 하며 수율이 높아야 한다. 수율 낮은 다이를 생산하는 웨이퍼를 W2W로 붙이면, 작동하지 않은 다이가 작동하는 다이까지 영향을 줄 수 있다. 이 경우 최종 제품은 불량품이 되므로 수율은 더욱 떨어진다.

이에 이종집적은 전기적 테스트로 작동하는 다이를 찾은 후 접합하는 D2D 또는 D2W로 구현하는 것이 바람직하다. 장비 측면에서 W2W 접합 장비는 이미 양산 수준의 개발이 이뤄졌고, D2D 또는 D2W 접합은 최근 장비 개발이 시작되고 있다.

이렇게 I/O 밀도가 높은 3D SoC는 파운드리 기업으로부터 만들어지기 시작했다. 필요한 메모리를 받아서 인터포저와 같은 기판에 자신이 만든 로직 칩과 함께 결합하는 것이다. 그런데 바꾸어 생각해 보면 메모리 회사 역시 반대의 형태로 같은 비즈니스를 하는 것이 가능하다. 로직 칩을 파운드리로부터 구매해 자사 메모리와 같이 3D로 집적하는 것이다.

이처럼 3D SoC 시장의 급격한 성장은 메모리, 로직 설계, 반도체 패키징·테스트(Outsourced Semiconductor Assembly and Test, OSAT) 등으로 구분되던 종래 반도체 소자 회사의 비즈니스 영역에 커다란 변화를 불러오고 있다. 새로운 반도체 비즈니스 영역에서 한국 기업들의 선전을 기원한다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스 공식 입장과 다를 수 있습니다

반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(시스템 혹은 세트) 내에서 사용된다. 시스템이 추구하는 바가 그 부품인 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 시스템은 반도체의 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 미래, 앞으로의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다. (필자 주)

반도체 산업은 어떤 이유로 모든 산업 중 가장 중요한 산업이 되었을까? 그것은 반도체가 인류 사회에서 기여하고 있는 역할 때문이다. 반도체는 단순히 하나의 전자 부품이 아니다. 인류가 누리고 있는 발전 속도를 책임지고 있다. 복잡한 도시의 교통 제어, 신속하고 정확한 일기예보, 실감 나는 영화 및 게임 그래픽, 자율주행 자동차의 사물 인식 등 인류의 발전은 정보 처리 속도에 비례한다. 그런데 이러한 속도 증가는 많은 부분 반도체 소자의 성능 향상에 의존하고 있다. PC, 인터넷, 스마트폰, AR(Augmented Reality, 증강 현실), VR(Virtual Reality, 가상 현실) 등 지난 50년간 우리가 갖게 된 전자기기의 모든 신문물은 반도체 소자의 성능 발전으로 속도는 빨라지고 전기를 적게 쓰게 되었기 때문에 가능했다.

존 폰노이만(John Von Neumann)이 제안했던 컴퓨터의 기본 구조는 반도체 산업에 명확한 목표를 제시했다. CPU 기업은 제어와 연산을 빠르게 할 CPU를 만들면 됐다. 메모리 기업은 더 많은 정보를 담을 수 있도록 집적도 높은 메모리 소자를 만들면 됐다. 이 빠른 CPU와 집적도 높은 메모리는 모두 소자 미세화를 통해 달성 가능했다. 이를 통해 고집적화와 저전력도 동시에 달성할 수 있었다. 인류는 반도체 소자 미세화에 의존해 컴퓨팅 속도를 10년에 1,000배씩 증가시켜 왔다.

그러나 무어의 법칙으로 상징되는 소자 미세화는 가까운 미래에 멈출 수밖에 없다. 단위 소자의 크기가 분자 크기에 점점 가까워지고 있기 때문이다. 실제로 그동안 전 산업의 종합적인 R&D를 이끌어 왔던 국제 반도체 기술 로드맵(International Technology Roadmap for Semiconductors, ITRS)은 2015년을 마지막으로 더는 소자 미세화 발전에 관한 로드맵을 만들지 않기로 했다.

‘소자 미세화가 한계에 부딪혀 인류의 연산 속도 발전도 멈추는 것인가’ 하는 의문이 들 수밖에 없다. 절대로 그런 일은 일어나지 않을 것이다. 인류는 반드시 방법을 찾아 발전을 지속할 것이다. 이번 연재에서는 컴퓨팅 속도를 높이기 위해 현재 연구되는 다양한 방향과 새로운 반도체 소자 기술에 관해 이야기해 보고자 한다.

폰노이만 구조의 ‘속도 한계’를 극복하려는 반도체 연구

컴퓨터는 폰노이만 구조(아키텍처)로 이뤄져 있고 그것은 CMOS 기술로 통칭되는 반도체 집적 소자 기술로 구현한 것이다[관련기사]. 원래 CMOS 기술은 로직 기술의 일종을 말하지만, 메모리 소자 기술까지 포함하여 실리콘(Si) MOSFET* 소자를 사용하는 현재의 반도체 집적 소자 기술을 의미하는 용어로 많이 사용된다.

* MOSFET: Metal, Oxide, Semiconductor로 금속 산화막 반도체 구조를 통해 전기가 있는 영역인 전계(Field)의 효과(Effect)를 활용한 트랜지스터

소자 미세화로 성능 향상이 어려운 현실에서 컴퓨팅 속도를 빠르게 할 방법은 MOSFET을 만들고 있는 Si 채널*을 더 성능 좋은 물질로 대체해 트랜지스터를 만드는 것이다. 이 같은 시도는 꽤 오랜 기간 연구됐다. Si의 전하 이동도*는 전자가 1,500㎠/V·s, 홀은 500㎠/V·s 정도가 한계다. 그러므로 이보다 더 큰 전하 이동도를 갖는 물질을 채널로 사용해 전류를 더 많이 흐르게 하려는 시도가 이어졌다.

* 채널: 반도체 내에서 일종의 전자 이동 통로
* 전하 이동도: 전자가 전기장 내에서 얼마나 빨리 움직이는지 나타낸 정도. [길이2/전압·시간] 단위를 가진다.

저마늄(Ge) 채널의 경우 전하 이동도는 4,000㎠/V·s, 홀은 2,000㎠/V·s 정도로 Si 채널보다 크다. 특히 홀의 전하 이동도가 Si 대비 매우 우수하다. 그래서 pMOSFET에 Si 채널 대신 Ge을 사용하려는 연구가 계속됐다. 반면 nMOSFET은 전하 이동도가 매우 큰 3-5족 반도체*(GaAs, InAs 등)로 대체하려는 시도가 이어져 오고 있다.

* 3-5족 반도체: 주기율표상 3족과 5족에 해당하는 원소를 결합한 화합물 반도체

그러나 Ge이나 3-5족 반도체 같은 물질은 MOS(Metal·Oxide·Semiconductor, 금속 산화막 반도체 구조)를 만들었을 때 유전체 산화막과 반도체가 만나는 면에 전기적 결함이 많이 생기고 품질이 좋지 못하다. 실제로 만들었을 때 이론으로 예측한 것보다 소자 성능이 턱없이 떨어지고 심지어 Si보다 나쁜 경우가 많다. 오랜 기간 사용할 때 필요한 신뢰성도 Si 채널에 비해 떨어지는 경우가 많아 사용을 못하고 있다.

이 밖에도 전하 이동도가 수십만으로 알려진 카본 나노 튜브(Carbon Nano Tube)나 그래핀(Graphene)과 같은 2D 물질*을 Si 대신 채널로 사용하려는 시도도 있다. 그러나 카본 나노 튜브의 경우 소자 한 개의 성능은 좋으나, 수백억 개의 소자를 집적하기 위해 소자를 원하는 곳에 정확히 만드는 게 쉽지 않다. 반도체 집적 공정 기술에 적합하지 않은 것이다.

* 2D 물질: 수개의 나노미터 원자가 한 층으로 배열되어 있는 2차원 결정성 물질

카본 나노 튜브와 달리 그래핀은 평면 형태다. 때문에 Si 웨이퍼 위에 옮겨서 사용할 경우 포토리소그래피 등 현재 우리가 사용하는 반도체 집적 공정 기술을 이용해 집적회로를 만들 수 있을 것으로 보였다. 그러나 연구 결과 그래핀으로는 현재 MOSFET과 같은 크기와 성능의 소자를 만드는 것이 쉽지 않은 것으로 밝혀졌다. 물질 특성상 트랜지스터로 제작했을 때 누설 전류를 줄이기 쉽지 않고, 트랜지스터에서 채널의 전류를 외부로 나올 수 있게 해주는 금속 배선과의 접촉 저항도 기존의 Si 채널 대비 큰 약점을 보였다. 다른 2D 반도체들도 비슷한 약점을 보이고 있다.

컴퓨팅 속도를 높이는 또 다른 방법은, MOSFET이 아닌 다른 형태의 스위치 소자를 만들어 사용하는 것이다. 터널 펫(Tunnel FET)*이나 강유전 물질(Ferroelectric Material)*을 MOS의 산화막 대신 적용한 네거티브 커패시턴스 펫(Negative Capacitance FET)과 같은 것이다. 이러한 트랜지스터는 MOSFET보다 빠르거나 저전력이 될 것으로 여겨져 연구가 진행되고 있다. 그러나 이러한 노력으로 가져올 수 있는 연산 속도 향상은 제한적일 수밖에 없다.

* 터널 펫(Tunnel FET): MOSFET의 평평한 구조를 터널 모양으로 형성하는 기술
* 강유전 물질(Ferroelectric Material): 외부에서 전기장을 가하지 아니하여도 전기 분극(分極)을 나타내는 물질

폰노이만 자체를 벗어나려는 차세대 컴퓨팅 연구: 뉴로모픽 컴퓨팅

그래서 더 근본적인 변화를 통해 연산 속도 향상의 한계를 극복하려는 시도도 있다. 현재 우리가 사용하는 폰노이만 구조 자체에 변화를 준 컴퓨터를 만들어 사용하는 것이다.

폰노이만 구조의 가장 큰 약점인 폰노이만 병목 현상*을 줄이기 위한 방법도 그중 하나다. 물리적으로 대역폭을 늘리기 위한 3D Integration* 기술부터 같은 대역폭에서 지나는 정보의 양을 줄여주기 위한 PIM(Processing-In-Memory)* 기술[관련기사]까지 다양하다.

* 폰노이만 병목 현상: CPU 처리 속도가 빠를 경우 다음에 처리해야 할 데이터가 메모리에서 도달하지 못해 CPU가 대기하는 상황이 발생하는 현상
* 3D Integration: 서로 다른 칩을 최대한 가까운 위치에 통합, 연산을 위한 데이터 이동 경로를 최소화해 최상의 성능과 효율을 내는 하나의 칩으로 완성하는 것
* PIM(Processing-In-Memory): 메모리 반도체에 연산 기능을 더해 인공지능(AI)과 빅데이터 처리 분야에서 데이터 이동 정체 문제를 풀 수 있는 차세대 지능형 메모리

폰노이만 구조를 벗어나려는 시도로, 최근 가장 열심히 연구되는 분야는 인간의 뇌 신경망 구조를 흉내 낸 ‘뉴로모픽 컴퓨팅(Neuromorphic Computing)’이다. 인간의 뇌는 숫자 계산에서는 컴퓨터 대비 매우 느리나, 컴퓨터를 압도하는 특정 분야가 있다. 사물을 인식하고 판단하는 영역이다.

인간이 고양이와 개를 구별하는 것은 많은 시간이 걸리지 않는다. 그러나 컴퓨터가 폰노이만 구조에서 이것을 구별하는 것은 짧은 시간에 가능하지 않다. 이렇게 인간이 빠르게 구별할 수 있는 것은 매우 오랜 기간 학습을 통해서 고양이와 개의 특징을 파악하고 인간의 두뇌 신경망에 기억하고 있기 때문이다.

이처럼 학습을 통한 인간 두뇌 활동 방식을 모사해 작동하도록 한 것이 인공지능이다. ‘인공신경망(Artificial Neural Network)’을 구성하고 학습을 통해 인식과 판단을 하게 한 것이다.

현재 엔비디아(NVIDIA) 등에서 출시한 인공지능 칩들은 CMOS 기반의 소자와 칩을 이용해 만들어지고 있다. CPU와 GPU를 D램과 같은 메모리 소자와 연결해 구현한 것이다. 학습을 위해 필요한 대용량의 구조화된 데이터를 대역폭이 큰 고성능 메모리 HBM* 등을 통해 GPU에 공급, 병렬 연산을 통해 학습하도록 하고 그 가중치(학습한 데이터) 역시 메모리를 통해 저장하는 형태로 구현됐다. 지금 컴퓨터에서 사용 중인 디지털 방식을 그대로 이용해 두뇌의 활동 방식을 모사한 것이다.

* HBM(High Bandwidth Memory): 여러 개의 D램을 수직으로 연결해 기존 D램보다 데이터 처리 속도를 혁신적으로 끌어올린 고부가가치, 고성능 제품

인간의 두뇌는 20와트(Watt) 정도의 전력만 소모하는 것으로 알려졌다. 그러면서도 공부를 하고 주변을 살피고 대화를 하는 등 다양한 일을 동시에 할 수 있다. 그러나 우리가 만든 인공지능 칩은 제한된 일만 수행하면서 훨씬 높은 전력을 소모한다. 그래서 현재 연구 방향은 인간 두뇌 신경망의 형태를 그대로 모방하는 쪽으로 향하고 있다. 뇌가 연산하는 활동 방식만 모방한 것이 아니라 하드웨어 자체를 뇌의 구조와 기능을 모사한 전자기기로 만들려는 것이다. 그래서 메모리 사용을 최소화하면서 전력을 아끼고 더 많은 연산 기능을 수행할 수 있도록 연구 중에 있다.

인간 두뇌는 정보를 처리하는 코어 역할의 뉴런과 뉴런 사이를 연결하는 시냅스*로 구성됐다. 뉴런 간에는 스파이크(전기적) 신호를 주고받아 정보를 처리한다. 이때 각 시냅스의 강도는 뉴런에 전달하고자 하는 정보에 따라 세기가 정해진다. 인간의 뇌에는 약 1,000억 개의 뉴런이 있으며 각 뉴런은 약 1,000~10,000개의 시냅스를 통해 다른 뉴런과 연결되어 있다. 그리고 학습을 통해 시냅스가 가지는 강도를 조절해 나간다. 이처럼 인간 두뇌 신경의 뉴런과 시냅스의 기능을 그대로 흉내 내는 전자 소자를 만들어, 정말로 두뇌 신경이 움직이듯 만들려는 것이 뉴로모픽 컴퓨팅이다.

* 시냅스: 신경세포접합부(神經細胞接合部)로, 한 뉴런에서 다른 뉴런으로 신호를 전달하는 연결 지점을 말함. 뉴런의 축삭돌기 말단과 다른 신경세포와 연결되는 부위

이 분야에선 특히 두뇌 움직임에 가까우면서 에너지가 효율적인 스파이킹 신경망(Spiking Neural Networks, SNN)을 구현하기 위한 연구가 진행되고 있다. 뉴런은 CMOS 기반의 회로를 사용하고, 시냅스는 그 특성을 모방한 비휘발성 메모리 소자로 구성해 보려 하고 있다.

여러 단계의 시냅스 강도를 표현하며 시냅스 학습을 실현하기 위해서는 멤리스터(Memristor)가 제격이다. 멤리스터는 메모리(Memory)와 레지스터(Resistor)의 합성어로, 양단에 인가되는 특정 전압 펄스에 따라 저항이 변하는 특성을 가진 소자를 일컫는다. 지난 회에서 소개했던 새로운 메모리를 위한 소자인 ReRAM(Resistive RAM), PCRAM(Phase Change RAM), MRAM(Magneto-Resistance RAM), FeRAM(Ferroelectric RAM) 등이 대표적인 멤리스터 소자다.

현재 이들 소자를 3D 크로스포인트로 연결, 시냅스 어레이(Array)를 만들어 사용하려는 연구가 진행되고 있다. 이 소자들은 양단에 인가되는 전압 패턴에 따라 저항이 선형적(Linear)으로 커지거나(Potentiation) 작아져야(Depreciation) 시스템에 사용 가능하다. 그러나 아직까지 비선형적인 문제가 발생하고, 오랜 시간 저항값을 유지하는 능력(Retention)에도 문제가 있어 이를 해결하기 위한 연구가 진행되고 있다.

폰노이만 자체를 벗어나려는 차세대 컴퓨팅 연구: 양자 컴퓨팅

논(Non)-폰노이만 구조를 이용한 컴퓨팅이면서 아예 0, 1의 디지털 체계를 벗어난 연구도 진행되고 있다. 원자나 전자처럼 아주 작은 세계에서 일어나는 자연 현상을 설명해 주는 체계인 양자역학을 이용한 ‘양자 컴퓨팅(Quantum Computing)’이 그것이다.

양자역학은 입자이면서 파동이고, 0이면서 1이고, 뭔가 흐릿하고, ‘불확정성의 원리’란 것이 지배하는 모호한 세계다. 그러한 양자역학의 현상을 능동적으로 제어하면서 작동시키는 것을 양자 컴퓨팅이라고 한다. 이와 같이 양자 현상을 구현하는 소자를 큐비트(Qubit)*라고 부른다. 0 또는 1의 신호를 순차로 처리하는 일반적인 반도체 소자와 달리, 0과 1의 중첩된 데이터를 동시에 빠르게 처리한다. 큐비트를 만드는 것은 여러 가지 방법이 있다. 초저온에서 나타나는 초전도 현상*을 이용한 조셉슨(Josephson) 소자*를 활용하는 방법이 대표적이다.

* 큐비트(Qubit): Quantum Bit 줄임말, 양자 컴퓨터 또는 양자 정보의 기본 단위로, 즉 0과 1 두 개의 상태를 가진 양자비트로 양자 컴퓨터의 최소 단위를 말한다.
* 초전도 현상: 특정 물질이 영하 273°C에서 저항이 0이 되며 반자성을 띠는 현상, 이 현상을 통해 소자를 구현하면 경미한 영향에도 변형되는 큐비트를 항구적으로 유지할 수 있다고 알려졌다.
* 조셉슨(Josephson) 소자: 조셉슨 소자는 1962년에 브라이언 조셉슨에 의해 발견됐으며, 초전도체에 의해 만들어진 두 장의 박막 사이에 얇은 절연체를 사이에 끼웠을 때 절연체를 통해서 전류가 흐르는 현상(조셉슨 효과)을 이용하여 만든 스위칭 소자다.

큐비트 기반으로 데이터 처리 속도를 높인 양자 컴퓨터가 제대로 만들어진다면 양자 세계를 시뮬레이션해야 하는 화학, 물리, 제약 등의 분야에서 폰노이만 구조의 컴퓨팅 속도를 월등하게 앞지를 것으로 예상된다. 또한, 현재의 암호 체계를 이루고 있는 소인수를 찾아내는 데 월등한 양자 컴퓨팅은 정보 보안 측면에서도 크게 기여할 수 있을 것으로 기대한다.

이처럼 폰노이만 구조를 벗어나려는 차세대 컴퓨팅 연구는 활발하게 진행되고 있다. 그러나 뉴로모픽 및 양자 컴퓨팅이 완성된다고 해도 현재의 컴퓨팅을 완전히 대체하는 것은 아니다. 논리 연산은 폰노이만 구조의 성능을 넘어설 수 없다. 그러므로 다양한 구조(아키텍처)가 필요에 각자의 영역에서 함께 쓰이는 형태가 될 것이고, 폰노이만 구조의 속도 한계를 극복하기 위한 메모리 반도체 연구도 계속 발전될 것이다

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과 다를 수 있습니다

반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(시스템 혹은 세트) 내에서 사용된다. 시스템이 추구하는 바가 그 부품인 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 시스템은 반도체의 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 미래, 앞으로의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다. (필자 주)

지난 글에서 메모리의 역사, 반도체 메모리의 탄생과 발전에 대해서 이야기했다. 이번 글에서는 메모리의 계층 구조와 새로운 메모리 소자의 탄생 조건에 대해 이야기해 보도록 하겠다.

최상의 컴퓨팅 성능을 위한 ‘메모리 계층 구조’의 탄생

폰노이만 구조의 컴퓨팅 시스템에서 쓰이는 메모리는 기술 발전에 따라 주메모리와 보조저장장치로 분화되었다. ‘반도체 램(Random Access Memory, RAM)’이 나오기 전까지는 ‘자기 코어 메모리’가 초기 형태의 램, 즉 주메모리였다고 전편에서 이야기했다. 임의 접근(Random Access)을 통해 데이터에 접근하는 시간이 줄어들면서 메모리 속도는 점차 향상됐는데, 이후 반도체 집적 공정을 이용한 메모리(S램, D램 등)가 나오면서 메모리 접근 시간이 획기적으로 빨라졌다.

이를 통해 CPU에서 직접 데이터를 불러 쓰고 속도가 빠른 ‘주메모리’와 장기 데이터 저장을 위해 속도는 느리지만, 저렴하고 저장 용량이 큰 ‘보조저장장치’로 구분되었다. 이전에 나왔던 메모리 장치, 예컨대 자기테이프, 자기 드라이브(하드 디스크 드라이브 또는 플로피 디스크) 등은 각 특성에 맞는 보조저장장치로 역할을 한정하며 발전했다. 그중 주 저장매체였던 하드디스크(HDD)와 이동식 저장매체였던 플로피 디스크는 낸드플래시(NAND flash)에 자리를 내주며 사라지게 된다.

폰노이만 구조에서 ‘산술과 제어를 담당하는 CPU’와 ‘데이터와 프로그램을 저장하는 메모리’는 독립적으로 되어 있다. CPU가 구동하기 위해서는 프로그램과 데이터를 메모리로부터 가져와야 한다. 그 정보들은 CPU와 메모리 사이를 연결하는 통로인 버스(BUS)를 통해 순차적으로 전달된다.

많은 정보가 CPU로부터 요청되면 CPU와 메모리 사이의 통로는 필연적으로 붐비게 된다. CPU의 처리 속도가 빠르다면 다음에 처리해야 할 데이터가 메모리에서 도달하지 못해 CPU가 대기하는 상황이 발생한다. 이것을 ‘폰노이만 병목 현상(Bottle Neck)’이라고 한다.

이 병목 현상은 CPU 처리 속도가 빨라지면 빨라질수록 악화될 수밖에 없다. CPU 속도는 소자 미세화를 통해 매우 빠르게 향상됐다. 하지만 컴퓨팅 속도를 높이기 위해서는 CPU 속도만 높여서 해결할 수 없는 상황이다. 이에 맞게 메모리의 접근 속도와 ‘폰노이만 병목 현상’을 완화하기 위한 방법도 필요해졌다.

바로 데이터 사용 빈도와 접근 시간에 따라 메모리를 세분화해 관리하는 것이다. 메모리를 다층으로 구성한 후 자주 쓰는 데이터를 미리 가져와 가까이 두고 쓰는 방법이다. 현재 컴퓨터에서 사용되고 있는 메모리는 다음과 같이 구성되어 있다.

이것을 메모리 계층 구조(Memory Hierarchy)라고 부른다. 컴퓨터 시스템에서 데이터와 명령어를 저장하고 접근하는 데 사용되는 여러 종류의 메모리를 일정한 계층 구조로 조직화하여 데이터 처리 속도와 용량, 비용 등을 최적화하도록 한 것이다. 이를 통해 적당한 비용으로 전체 시스템의 성능을 최고로 만드는 것이다.

현재 컴퓨터 시스템 메모리 계층 구조의 세부 내용은 다음과 같이 설명된다.

– 레지스터(Register): CPU가 처리해야 할 데이터를 저장하는 곳은 아니고, CPU에서 필요한 명령어 실행 및 연산 관련 데이터를 저장하는 곳이다. CPU 내부에 위치하며, 로직 공정으로 CPU와 함께 만들어진다. 매우 작은 용량으로 데이터를 빠르게 읽고 쓸 수 있는 메모리이며, 주로 S램을 사용한다.

– 캐시 메모리(Cache Memory): 자주 액세스하는 데이터와 명령어를 저장해 전체 속도를 높이고, 이를 통해 주메모리 램과 CPU의 속도 차이를 줄이는 메모리다. 레지스터와 마찬가지로 S램으로 만들어지며 CPU와 함께 제작되는 경우가 많다. 접근 빈도와 용량에 따라 L1, L2, L3 캐시로 분화되어 만들어진다.

– 주메모리(Main Memory): 주기억장치로, 일반적으로 램(RAM)을 의미하며, 대부분 D램을 사용한다. 캐시보다는 느리지만, 더 큰 용량을 가지고 있다. 단독으로 만들어져 판매되며 프로그램과 데이터가 실행될 때, CPU가 직접 접근해 읽고 쓸 수 있다.

– 보조저장장치(Secondary Storage): 하드 디스크(Hard Disk Drive,HDD), SSD(Solid State Drive) 등이 포함된다. 주기억장치보다 더 느리지만 더 큰 용량을 가진다. 영구적으로 데이터를 저장하고, 전원이 꺼져도 데이터가 보존된다.

데이터를 책으로 비유하자면 하드디스크와 같은 보조저장장치는 지역의 도서관, 주메모리는 내 방의 책장, 캐시는 내 책상 위 정도로 말할 수 있다. 내 방 안에 도서관을 지으려면 엄청난 비용이 들 것이다. 또 필요한 책을 찾기 위해 매번 도서관을 다녀올 수는 없다. 적당하게 분배하여 최적의 비용으로 빠르게 작동하도록 구현 방법을 만들어 낸 것이다.

메모리 계층 구조의 위로 갈수록 용량은 작지만, 속도는 더 빨라진다. CPU에 더 자주 쓰이는 데이터를 상부의 빠른 메모리에 끌어올려 놓아서 접근하는 시간을 줄이는 것이다.

각각에 맞는 메모리 소자를 조합하기 위해선 우리가 현재 생산하고 있는 소자들의 특성을 볼 필요가 있다. 현재 반도체 집적 공정을 통해 만들어지는 메모리는 크게 네 가지다. S램, D램, 낸드 그리고 매우 작은 양이지만, 상변화 물질(Phase Change Material)을 이용한 PCM이다. PCM은 뒤에 다루기로 하고 다른 세 메모리의 특성을 정리하면 아래 표와 같다.

속도와 내구성이 좋은 S램으로 모든 메모리를 구성하면 시스템 성능을 크게 향상시킬 수 있다. 그러나 S램의 가격은 매우 비싸기에 효용성은 떨어진다. 그러므로 각각의 특성을 고려하여 S램, D램, 낸드를 CPU 내장 캐시 메모리, 주메모리, 대용량 보조저장장치(USB, SSD)로 쓰는 것이 비용과 성능을 최적화할 수 있는 방법이다.

새로운 메모리 소자의 가능성을 논의하려면, 메모리 계층 구조도 함께 고민해야 한다. 접근 시간, 집적도, 가격(면적, 제조단가) 등을 고려해 어떤 계층 구조에서 사용되는 것이 적절한지 검토해야 한다. 가격이 저렴하고, 집적도도 높고, 접근 시간도 빠른 소자가 나온다면 전체를 하나로 통합한 범용 메모리(Universal Memory)*처럼 새로운 메모리 계층 구조도 가능할 것이다.

새로운 메모리 소자의 가능성

최근까지 연구 중인 메모리 소자 후보군에 관해 이야기해 보자. 기존 D램, 낸드 소자는 전하 캐리어*를 담아 전압이나 채널의 전도도에 변화를 주는 정전용량(Capacitance)을 이용하는 형태다. 반면 현재 연구되는 새 메모리 소자는 물질의 저항(Resistance) 변화로 정보를 저장하는 형태다.

가장 최근 제품화된 PCM(Phase Change Memory, 상변화 메모리)은 결정상과 비정질상*의 저항이 달라지는 칼코제나이드(Chalcogenide)* 물질의 특성을 이용해 만든 메모리다. 이 메모리의 개발과 현재 상황을 본다면 새로운 메모리 소자의 가능성을 가늠하는 좋은 시금석이 될 것이다.

PCM을 이루는 소재는 전류가 흘러서 발생하는 발열과 냉각에 따라 결정상 · 비정질상으로 바뀐다. 상이 바뀌면 물질의 저항도 바뀐다. PCM은 이 차이를 이용해 0과 1의 이진 정보를 저장하며, 고저항 상태와 저저항 상태로 변화시킬 수 있는 물질을 가로 배선과 세로 배선 사이의 접점에 넣어 집적한 형태로 제작된다.

PCM의 일종인 인텔 옵테인 메모리(Optane Memory)는 기존 낸드와 비교하면 속도가 1,000배 더 빠르고, 내구성이 1,000배 더 뛰어나다고 한다. 또한, D램보다 10배 높은 집적도를 가졌다고 알려졌다. 그래서 D램 대비 용량을 크게 높이고, 같은 비휘발성인 낸드보다 빠른 것을 장점으로 내세운다.

옵테인 메모리는 SSD와 함께 쓰이며, D램과 대비되는 비휘발성 특성을 이용해 사용자가 파일을 더 빠르게 검색하거나 소프트웨어를 빠르게 시작할 수 있도록 한다. 또, SSD 앞에 배치되어 데이터 구조를 최적화하여 저장해 병목 현상을 해결하는 데 도움을 주었다.

이러한 강점에도 불구하고 인텔은 지난 2022년 옵테인 메모리 사업을 중단했고, PCM의 시장 진입은 실패한 것으로 보인다. 새로운 메모리를 현재의 시스템에 넣어 활용하려면 현재의 D램과 같이 쓸 수 있도록 새로운 소프트웨어를 개발해야 한다. 이러한 부가적인 일과 비용 상승을 감내할 만한 시스템 성능의 향상이 있어야 하는데, 들어가는 비용과 노력에 비해 매력적이지 않은 것이 사업 중단의 이유다.

PCM 이외에도 저항의 차이를 이용하는 메모리 소자, Re램(Resistive Memory)이 많이 연구되고 있다. Re램은 여러 가지 방식이 있다. 그중 절연막 내부에 전기가 통하는 길을, 전기장을 활용해 만들었다 없애는 방법으로 메모리 소자를 제작하는 방식이 대표적이다. 전기가 통하는 길은 강한 전기장에 의해 옥사이드(Oxide, 주로 HfO2 계열 산화막)의 본딩(Bonding)이 손상되며 생길 수도 있고 또는 실제 금속 이온(Ag, Ni, Cu 등)이 움직여 만들어질 수도 있다. 이러한 특성의 Re램은 3D 적층에 유리하여 낸드 분야에서 특히 주목하고 있다.

또한 강자성(Ferromagnetic) 막을 이용해 자화되는 스핀(Spin)의 정렬 방향에 따라 저항이 달라지는 현상을 이용하여 메모리를 만들기도 한다. 이러한 메모리를 STT-M램(Spin-Transfer Torque Magnetic Random Access Memory)이라고 부른다. STT-M램은 위에 소개한 Re램에 비해 속도가 빨라서 D램을 대체하는 제품으로 만들기 위해 많은 연구가 이루어지고 있다.

최근 가장 많이 연구되는 메모리 소자는 하프늄옥사이드(HfO2)에서 발견된 강유전체(Ferroelectric) 특성을 이용한 것이다. HfO2는 이미 MOSFET의 게이트 절연막에 고유전율 산화막으로 사용하고 있어 매우 친숙한 물질이다. 그런데 우연히 이 물질이 특정 조건의 열처리를 통해 강유전막이 되는 사실이 발견됐다. 이를 활용해 강유전 쌍극자(Dipole)*의 방향을 바꿔 저항을 다르게 하는 강유전체 터널 접합 소자(Ferroelectric Tunneling Junction, FTJ)를 만들어서 저항 변화 메모리로 사용하거나 MOSFET의 게이트(Gate) 산화막 대신에 넣어 플로팅 게이트 메모리(Floating Gate Memory)와 같이 소자의 문턱전압(Vt)*을 바꾸는 형태로 메모리 소자(Ferroelectric Field-Effect Transistor, FeFET)를 만드는 연구가 진행 중이다.

새로운 메모리 소자가 대중화되기 위한 조건

이외에도 다양한 새로운 메모리 소자가 연구되고 있다. 그러나 알아야 할 것은 이러한 새 소자가 기존 소자를 대체하기 위해선 많은 까다로운 조건을 만족해야 한다는 것이다.

대표적으로 현재의 반도체 집적 공정을 통해 공정이 가능해야 하며, 사용하는 물질도 적합해야 한다. 반도체 산업은 복잡한 공정 과정 때문에 새로운 물질을 도입하는 것에 보수적이다. 만들어지는 소자에 문제가 발생하면 입는 피해가 수백억이 쉽게 넘어가는 현실에서 당연한 이야기다.

그러기에 새로운 메모리 소자는 지금 사용 중인 소자를 넘어 성능 향상을 가져올 수 있는 잠재력을 증명해야 한다. 성능뿐 아니라 집적도, 전력, 비용 등 많은 부분이 현재 소자를 월등히 능가할 수 있는 가능성이 있어야 한다.

또, 중요한 것은 메모리 소자의 균일성(Uniformity)과 신뢰성(Reliability)이다. 많은 새로운 메모리 후보가 이 장벽을 넘지 못해 실제 양산에 쓰이지 못하고 있다. 각각의 메모리 셀이 아무리 우수한 성능을 보여도 300㎜ 웨이퍼 전체에서 성능 차이가 크면 메모리 소자로 쓰기 어렵다. 또 메모리는 특성상 쓰고 지우기를 반복할 수밖에 없다. 이렇게 쓰고 지우기를 반복하거나(Endurance) 오랜 시간 정보를 저장하고 있을 때(Retention) 특성이 열화되면 제품에 쓸 수가 없다.

현재까지 제안된 많은 후보군 중 이 장벽을 넘어서 가능성을 보이는 메모리 소자는 많지 않다. 가장 큰 이유는 현재 우리가 사용하는 메모리 소자의 기술이 너무 빨리 발전하여 장벽을 더욱 높이고 있기 때문이다.

새로운 메모리 기술이 기존 메모리를 대체하기 위해서는 현 상황에서는 더 많은 연구와 시간이 필요해 보인다. 혁신적인 형태와 물질, 그리고 새로운 메모리 소자 구조에 대한 제안과 연구가 필요한 시점이다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

이번 편에서는 다가올 미래 반도체를 다룰 것이다. 인간의 뇌 구조를 모방해 만든 반도체, 바로 뉴로모픽(Neuromorphic) 반도체다. 뉴로모픽 반도체는 아직 상용화되지 않은 경우가 대부분이라 정의하는 데 많은 혼란을 일으킨다. 그래서 우선 용어들을 명확히 하고자 한다.

‘인공지능 반도체’라는 용어는 매우 큰 범위를 가진다. 현재에서 미래까지 인공지능 기술에 필요한 모든 반도체를 포괄하는 개념으로 이 분야의 대표주자는 ▲GPU(Graphics Processing Unit, 그래픽 처리 장치)다.

또 다른 ‘인공지능 반도체’는 ▲NPU(Neural Processing Unit, 인공지능 처리 장치)다. 이 NPU는 대중적으로 알려진 GPU보다 인공지능을 위한 연산에 더욱 특화된 반도체로, 독립적인 반도체 칩으로 설계되기도 하고 혹은 반도체 칩 내부의 일부분으로 설계되기도 한다. GPU보다 인공지능이 필요로 하는 연산 알고리즘인 GEMM* 등에 특화된 NPU를 중심으로 뉴로모픽 반도체를 자세히 알아보고자 한다.

▲ 그림 1 : GEMM 연산 중 하나인 내적(왼쪽)과 실제 이미지 인식 과정에서 신경망 연산에 GEMM이 쓰이는 예(오른쪽)

NPU 등 인간의 뇌구조처럼 병렬 형태의 연산 방식을 모방한 뉴로모픽 반도체는 폰 노이만 구조*의 일반적인 컴퓨터 칩에 가까운 개념부터, 폰 노이만 구조를 완전히 벗어나는 개념까지 매우 다양하다. 특히 이번 편에서는 뉴로모픽 반도체 중에서도 가장 메모리에 가까운 구조를 가진 반도체를 다루고자 한다. 그래서 이번에 언급하는 뉴로모픽 반도체는 다양한 미래 반도체 중 하나일 뿐임을 명심하길 바란다.

▲ 그림 2 : 각종 반도체의 종류별 포함 관계

디지털 회로의 대가

컴퓨터는 20세기 가장 중요한 발명품이다. 인류는 컴퓨터가 생겨남으로써 ‘프로그램’을 만들 수 있게 됐고, 이 ‘프로그램’을 통해 지금까지의 인류 역사에서 경험해 보지 못했던 강력한 연산과 자동화 능력을 세상에 제공할 수 있었다. 컴퓨터 덕분에 매우 정밀한 계산을 할 수 있게 됐고, 하루 종일 검산해야 했던 수백만 가지 숫자들을 수 초 만에 전부 틀리지 않고 계산할 수 있게 됐다.

이를 가능하게 한 이유 중 하나는 디지털 회로가 보장하는 높은 정확도다. 디지털 회로는 ‘1+1의 연산 결괏값은 항상 2’인 것과 같이 동일한 연산을 할 때 매번 같은 값을 보장한다. 이러한 특성 덕분에 ‘프로그램’을 만들 수 있었다.

▲ 그림 3 : 순서도는 약간의 오차로 인해 어마어마한 오동작이 일어날 수 있다.

<그림 3>을 살펴보자. 만약 위 순서도에서 N값이 정확히 구분되지 않고, ±(플러스마이너스) 0.1 정도의 오차가 있으면 어떻게 될까? 연산이 완료된 후에도 결괏값이 틀릴 뿐만 아니라 운이 없으면 아예 분기(조건문) 처리 자체가 망가져 버릴 수 있다. N값이 정수로 떨어지지 않으면, 프로그램이 멈추지 않고 계속 계산을 진행하고 있을 수도 있다. 결국 논리적인 구분의 값이 정확하지 않으면 더 이상 컴퓨터를 통해 초정밀 계산을 수행할 수 없게 된다. 이는 수십 nm(나노미터) 수준의 오차도 허용되지 않는 현대 산업에서는 매우 치명적일 것이다.

▲ 그림 4 : 디지털 회로의 예

이 때문에 현재의 컴퓨터는 디지털 회로를 기반으로 만들어진다. 즉, 디지털 회로는 특정 범위의 전압과 전류 등을 0과 1로 전환하여 값을 정확히 구분한다. 예를 들어, 우리가 1.0mA를 1의 기준으로 정했다고 가정해 보자. 특정 트랜지스터에 0.0~0.9mA의 전류가 흐른다면 값을 0으로 취급하면 되고, 1.0mA가 넘게 흐르면 1로 취급하면 된다. 이런 마진 측정 방식을 통해 초미세 회로들의 노이즈를 이겨내는 것이다.

만약 우리가 디지털 회로를 포기하고 흐르는 전류 자체를 값으로 사용한다면 어떤 일이 발생할까? 예를 들어, A 트랜지스터에서 1.003의 전류가 흐르고, B 트랜지스터에서 1.100의 전류가 흐른다고 가정해 보자. 단순한 덧셈의 개념으로 보자면 이 두 전류를 합치면 2.103의 전류가 되겠다고 생각하기 쉽다. 하지만 각종 누설 전류와 외부 노이즈 등으로 인해 두 전류의 합이 정확하게 2.103이 되지 않는다. 게다가 전류 값이 정확하지 않다면 컴퓨터는 제대로 작동하지 않는다. 이런 이유로 과학자들은 숫자 하나하나를 디지털 회로 값으로 치환하는 ALU* 등 다양한 기능의 반도체를 이용해 디지털 회로로 구현함으로써 100% 동일한 결과를 보장할 수 있게 만든 것이다. 하지만 이 방식은 매우 많은 트랜지스터를 요구한다.

▲ 그림 5 : 단순히 숫자 두 개(A, B) 사칙 연산하는 데 있어 ALU는 수많은 트랜지스터가 필요하다.(출처 : 원문 보기)

인공신경망의 정확도는 어디에서 오는가?

하지만 인공지능 시대가 열리면서 상황이 변하기 시작했다. 오히려 ‘정확하지 않은 컴퓨터’가 가능성을 가지게 된 것이다. 예를 들어, 아래 귀여운 강아지가 있는 세 개의 사진(그림 6)을 보자. 하나의 이미지는 이상적인 형태로 그려져 있으며, 다른 한 개는 약간 기울어져 있고, 나머지 하나는 강아지 얼굴 부분에 노이즈가 있다. 지금, 이 글을 보고 있는 여러분은 세 개의 사진이 같은 강아지인지 아닌지 헷갈리는가? 아마 헷갈리지 않을 것이다. 사진이 약간 기울어져 있고, 노이즈가 있지만 같은 대상임을 분명히 알 수 있다.

▲ 그림 6 : 사람은 이 3개 사진이 동일 대상을 가리키고 있음을 쉽게 파악한다

이번에는 실눈을 감고 이미지를 보자. 약간 뿌옇게 보이지만 우리는 여전히 세 개의 대상이 같다는 것을 이해하고 있다. 이미지들을 흑백으로 바꿔봐도, 색조를 조금 바꿔도 우리는 사물을 구분하는 데 큰 어려움을 겪지 않는다. 이는 인공신경망 역시 마찬가지다. 인공신경망은 사람이 이미지를 인식하는 것과 비슷한 형태로 이미지를 학습하고 인식한다.

이것이 가능한 이유는 크게 두 가지다. 우선 인공신경망 내부에 수많은 뉴런이 존재하기 때문이다. 예를 들어, 인공신경망이 얼굴을 구분할 때 눈과 코만 기준으로 삼는다고 가정해 보자. 여기에 특정 노이즈가 눈과 코를 지워버린다면 얼굴을 구분할 수 없게 된다. 하지만 뉴런이 많다면, 눈과 코를 합친 특징을 비롯해 이외에 매우 다양한 특징을 살피도록 학습시킬 수 있다. 눈이 잘 구분되지 않아도 나머지 특성을 통해 대상을 구분할 수 있는 것이다.

다른 한 가지 이유는 학습 이론이 발전했다는 점이다. 과학자들은 많은 연구를 통해 주어진 데이터로 정보를 추론하는 데이터 증강*이나, 강아지의 눈과 코가 모자이크로 인해 가려져 강아지가 아니라는 과도한 학습을 차단하는 드롭아웃* 등 다양한 기술을 도입했다. 이로써 인공신경망은 이미지 데이터를 주어진 그대로 인식하는 것이 아닌, 노이즈를 이겨내고 사진 내의 다양한 특성을 살피도록 학습할 수 있었다. 이를 뒤집어 생각해 보자. ‘만약 우리가 인공신경망에 노이즈를 강하게 학습시킬 수 있다면, 신경망 내부에서 연산이 다소 정확하지 않아도 상관없는 것이 아닐까?’라는 추론이 가능해진다.

PIM : 메모리가 직접 연산한다

인공신경망을 만들었는데 학습 중 데이터 증강을 통해, 혹은 실제 데이터 추론 상황에서 노이즈가 추가된 사진이 신경망에 입력되는 상황을 생각해 보자. 신경망이 잘 학습됐다면 노이즈와 관계없이 정답을 출력할 것이다.

▲ 그림 7 : 사진에 노이즈가 있는 상황(위)과, 신경망이 노이즈를 만드는 상황(아래)

그렇다면 <그림 7> 중 아래 이미지와 같이 상황을 약간 비틀어 보자. 입력된 이미지에는 노이즈가 없는데, 인공신경망 일부분에서 약간의 노이즈가 발생하는 것이다. 역시나 추론 결과는 정확하다. 이는 노이즈 정규화(Noise Regularization)라는 방법으로 신경망 학습에서 때때로 사용되는 방법이다. 즉, 인공 뉴런은 개별적으로 연산 과정에서 작은 문제가 발생해도 전체에 영향을 미치지 않는다. 이는 각각 요소의 정확도가 중요한 기존 순서도 프로그램과 크게 구분된다.

그렇다면 우리가 디지털 회로의 정확성을 포기하고 모든 요소를 오로지 인공신경망을 위해 투입하면 어떻게 될까? 이것이 바로 단순히 저장만 하는 메모리가 아닌 연산용 메모리(Computational Memory)이다. 뉴로모픽 반도체 중 하나의 종류이자, PIM(Processing In Memory)의 최종적인 형태 중 하나라고 할 수 있다.

▲ 그림 8 : CPU의 y=wx 계산(왼쪽)과 전류 흐름을 통한 계산(오른쪽)

예를 들어, 사용자가 ‘y=wx’의 값을 계산해야 한다고 해 보자. w는 고정된 값이며, x를 통해 y를 계산하는 것이 목적이다. 만약 CPU를 통해 연산을 한다면, <그림 8> 좌측 이미지와 같은 과정이 벌어지게 된다. 이 간단한 계산을 위해서는 CPU가 메모리에서 w와 x의 값을 불러온 뒤, 해야 할 작업을 분석하고 ALU를 여러 차례 가동해야 한다. 이후 결괏값을 다시 메모리에 적어주는 작업까지 수행해야 한다.

하지만, 오른쪽과 같은 회로를 구성한다면 어떨까? 앞에서 살펴본 디지털 회로와 같이 흐르는 전류에 따라 값을 정한다고 한다면 <그림 8>의 오른쪽 계산과 같이 입력 전압의 값(x)을 통해 y의 값을 알 수 있을 것이다. 이를 통해 우리는 지금 거대한 CPU 설계와 메모리로 구성된 시스템이 할 일을 고작 저항 1개와 전선 몇 개로 해낸 것이다. 여기서 설계를 조금만 늘리면 더욱 많은 숫자 합을 동시에 수행할 수 있다.

▲ 그림 9 : y=wx를 4번 수행하는 CPU 알고리즘(왼쪽)과 뉴로모픽(오른쪽)

<그림 9>를 보면 전류 흐름을 통한 뉴로모픽은 CPU가 여러 루프를 반복해 돌아야 계산되는 값을 ‘한 곳에서, 동시에’ 처리할 수 있다는 것을 알 수 있다. 이는 무려 8개의 숫자를 동시에 곱한 것인데, 이런 연산이 바로 위에서 본 GEMM의 훌륭한 예시가 될 수 있다. 여기서 x와 w만 어떤 식으로든 변화시킬 수 있다면, 대규모 GEMM 연산기가 되는 것이다.

물론 누설전류 및 외부 노이즈로 인해 매번 정확하게 wx라는 값이 흐르지는 않을 것이다. 하지만 인간의 뇌세포도 이와 유사하다. 인간은 아침을 굶고 나왔거나, 조금 지치는 상황에서도 기존에 잘하던 일이면 대부분의 일을 잘 해낸다. 컨디션의 차이가 있다면 개별 뇌세포가 내놓는 신호가 달라지겠지만, 전체 결과에는 큰 영향이 없다. 이러한 현상은 뉴로모픽 반도체에서도 비슷하게 발생한다. 노이즈는 늘어나기도 하고, 줄어들기도 하므로 위와 같은 연산을 대규모로 수행한다면 전체적인 노이즈는 줄어들게 되는 것이다.

뉴로모픽 반도체 : 더 똑똑한 반도체를 이기는 다수의 반도체

이런 칩은 반도체 설계 측면에서 매우 큰 변화를 불러올 수 있다. 일단 가장 큰 장점은 웨이퍼 면적을 상당히 절약할 수 있다는 것이다. 위에서 언급했듯 뉴로모픽 반도체는 기존 연산용 칩에 들어가는 ALU 등과 비교했을 때 수많은 설계를 없앨 수 있다.

그뿐만 아니라, 메모리 자체도 아낄 수 있다. wx에서 w값은 반도체 회로에 사용된 재료의 고유한 전류 값인 전도도(Conductivity)에 해당하는데, 이는 어떤 의미로는 이미 저장돼 있는 데이터라고 볼 수 있다. 기존에는 곱셈을 수행하기 위해서 HBM 등 메모리에 저장돼 있던 w값을 연산장치로 가져와야 했는데, 이제는 메모리 자체에서 w값을 통해 연산까지 할 수 있는 것이다. 뉴로모픽 반도체는 기존 반도체와 비교해 다른 용도를 위해 사용된 면적을 절약해서 전부 인공 뉴런과의 연결 개수를 늘리는 데 사용할 수 있다.

인공지능 기술의 발전은 어찌 보면 메모리가 CPU의 역할을 수행하니, ‘다수의 덜 똑똑한 반도체가 소수의 똑똑한 반도체를 이겨 나가는 과정’이라 할 수 있다. 첫 편[관련기사]에서 살펴봤듯 분기(Branch)와 같은 과정은 예측하기 매우 힘들기 때문이다. 반면 GPU는 분기와 같은 작업을 포기하고, 더 많은 실수 연산 장치를 투입해 CPU에는 불리한 작업인 인공지능 기술로 진출했다. 뉴로모픽 반도체 칩은 여기서 한 단계 더 나아갔다. 인간의 뇌에 더 가까운 모습을 한 것이다. 실제로 인간의 개별 뇌세포는 GPU의 연산 단위보다 훨씬 단순하지만, 그 수는 매우 많다는 것을 알 수 있다.

뉴로모픽 반도체 칩은 SK하이닉스와 같은 메모리 반도체 회사에 매우 큰 기회라고 생각한다. 일반적으로 CPU, GPU와 같은 칩은 설계가 어렵다. 복잡한 논리 회로들을 여러 개의 금속층을 이용해 연결해야 동작하기 때문이다. 하지만 뉴로모픽 반도체는 ALU와 같은 기능이 필요 없기 때문에 CPU, GPU와 비교했을 때 설계가 간단하다. 칩 내부의 모습은 단순한 구조의 반복일 것이다. 이미 메모리 반도체 회사들은 낸드플래시와 같은 비휘발성 메모리*를 만들면서 미세 소자 안의 전도성 등을 바꾸는 방법에 노하우가 있다. x값은 입력 전압 값에 대응하고, w값은 전도도 등으로 대응시키면 뉴로모픽 칩에 필요한 모든 요소를 만들기 수월할 것이다.

메모리 반도체 회사들은 설계는 단순하지만, 똑같이 생긴 소자를 세계에서 가장 잘 만든다. 12Gb D램은 성인 엄지손톱 2배 수준 면적에 120억 개 이상의 쌍(트랜지스터+저장소)*이 형성돼 있다. 반복적 구조의 소자 안에 저항값 등을 이용해 w에 해당하는 값을 기록하고 전류를 흘릴 수 있다면 뉴로모픽 반도체를 만들 수 있는 것이다.

파격적 시도, 어마어마한 도전

이러한 뉴로모픽 반도체들이 상용화된다면, 기존 인공지능 기술로 개발된 수많은 서비스에 더 많은 사람이 접근할 수 있게 될 것이다. 예를 들면, 현재 챗GPT의 기반이 된 GPT-4의 경우, 수백 기가바이트(GB) 이상 메모리 공간을 사용하는 것으로 알려져 있다. 이를 사용하기 위해서는 수천만 원의 GPU를 여러 개 묶어야만 한다. 하지만 뉴로모픽 반도체가 상용화된다면, 수만 원짜리 인공지능 스피커 수준에도 GPT-4급의 신경망을 탑재할 수 있을지도 모른다.

그러나 뉴로모픽 반도체가 아직 본격적으로 등장하지 않은 여러 이유가 있다. 첫 번째 이유는 무작위성을 가진다는 것이다. 매번 구동할 때마다 결과가 달라지면 문제가 생겼을 때 이것이 신경망 학습 문제인지, 칩 신뢰성 문제인지, 입력값 문제인지 등을 구분하기 힘들어진다. 이렇게 되면 사용자들이 사용 자체를 꺼리게 될 가능성도 높다. 특히나 현시점에 익숙하고, 잘 구동되는 GPU라는 대안이 있을 때는 더욱 그렇다.

두 번째 이유는 기존 연산 칩 회사들의 강력한 견제와 경쟁이다. 칩이 기존 컴퓨터 구조와 멀어질수록 이론상의 최대 효율은 올라가지만, 사용하기는 번거롭다. 만약 기존 반도체 회사들이 뉴로모픽 반도체를 만들되, 뉴로모픽 반도체보다 좀 더 폰 노이만 구조 컴퓨터에 가까운 구조로 구성할 경우, 뉴로모픽 반도체를 원하는 고객들은 조금 더 익숙한 형태의 반도체를 사용할 가능성이 높아질 것이다. 실제로 지금도 이러한 움직임은 일어나고 있다. 인텔의 뉴로모픽 칩 로이히(Loihi)[관련기사]의 경우, 폰 노이만 구조의 컴퓨터 구조에 SNN*이라고 부르는 인간 뇌세포의 정보 전달 메커니즘을 접목하고자 하고 있다.

뉴로모픽 반도체 경쟁에서 밀리지 않기 위해서는 다양한 경험을 가진 인재를 모으고 고객에 더 가까이 다가갈 필요가 있다고 생각한다. 아날로그 신호 전문가, 인공지능 연구원 등 다양한 사람들을 모으고 이야기를 들어 방향을 정해야 한다. 또한, 뉴로모픽 반도체는 매우 다양한 방식으로 구현될 수 있다. 그래서 이 글에 나온 뉴로모픽 반도체는 다양한 미래 반도체의 대안 중 하나일 뿐임을 기억했으면 한다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

▲ ‘HPE 디스커버 2023’에 참가한 SK하이닉스의 전시 부스 모습

▲ ‘HPE 디스커버 2023’에 참가한 SK하이닉스의 전시 부스 모습

HPED는 미국의 ICT 기업인 HPE(Hewlett Packard Enterprise)가 주최하는 연례 행사로, HPE의 고객과 파트너들이 데이터센터 운영 트렌드를 파악하고 메모리 솔루션 등을 공유하는 자리다. SK하이닉스는 “이 행사에서 업계 최고 수준의 데이터센터향 메모리 솔루션을 선보여 주목을 받았다”며 “이를 통해 HPE와의 파트너십을 더욱 공고히 했다”고 밝혔다.

SK하이닉스는 이 행사에서 ‘메모리 성능으로 고객의 경쟁력을 높인다(Elevate your Edge with Memory Performance!)’는 슬로건을 걸고, 고성능 PCIe* 5세대 기반의 기업용 SSD인 PS1010 E3.S와 10나노급 5세대(1b) 공정이 적용된 서버용 D램 모듈인 DDR5 RDIMM을 소개했다. 또 회사는 이 두 제품을 HPE의 최신 서버인 Gen11에 장착해 성능을 시연하는 등 공동 프로모션을 진행했다.

* PCIe(Peripheral Component Interconnect Express) : 디지털 기기의 메인보드에서 사용되는 직렬 구조의 고속 입출력 인터페이스

▲ ‘HPE 디스커버 2023’에서 소개된 SK하이닉스와 솔리다임의 첨단 메모리 솔루션

▲ ‘HPE 디스커버 2023’에서 소개된 SK하이닉스와 솔리다임의 첨단 메모리 솔루션

▲ ‘HPE 디스커버 2023’에서 소개된 SK하이닉스와 솔리다임의 첨단 메모리 솔루션

이와 함께, SK하이닉스는 생성형 AI 붐으로 화제가 된 HBM3*, 메모리 대역폭과 용량 확장이 용이한 CXL* 메모리, 차세대 지능형 반도체인 PIM* 등 첨단 메모리 솔루션도 소개했다. 또 자회사인 솔리다임이 PCIe 4세대 NVMe* 기반 SSD를 공개하는 등 양사는 폭넓은 제품 포트폴리오로 볼거리를 제공했다.

* HBM(High Bandwidth Memory) : 여러 개의 D램을 TSV(실리콘관통전극)로 수직 연결해 기존 D램보다 데이터 처리 속도를 혁신적으로 끌어올린 고부가가치, 고성능 제품

* CXL(Compute Express Link) : 고성능 컴퓨팅 시스템을 효율적으로 구축하기 위한 PCIe 기반의 차세대 인터커넥트 프로토콜

* PIM(Processing-In-Memory) : 메모리 반도체에 연산 기능을 더해 인공지능(AI)과 빅 데이터 처리 분야에서 데이터 이동 정체 문제를 풀어낼 수 있는 차세대 기술

* NVMe(Non Volatile Memory express) : PCIe 인터페이스를 기반으로 한 저장장치를 위한 통신 규격(프로토콜)으로 기존 SATA 인터페이스 대비 최대 6배 이상의 속도를 낼 수 있어 초고속, 대용량 데이터 처리에 적합함

▲ SK하이닉스 Solution개발 조직의 임의철 부사장(펠로우)이 ‘HPE 디스커버 2023’에서 PIM 반도체가 향후 어떻게 GPT의 효율성을 높일지 설명하고 있다.

이 행사에서 SK하이닉스는 메모리의 역할과 비전을 소개하는 발표 세션도 진행했다. Solution개발 조직의 임의철 부사장(펠로우)이 ‘GPT의 효율성을 높이는 PIM 반도체’에 대해 소개했으며, 미주법인 최태진 TL, 산토시 쿠마르 TL은 ‘차세대 서버의 SSD 스토리지 기술 동향’을 발표했다. 또 미주법인 이유성TL은 ‘빅데이터 시대의 차세대 D램 표준이 될 DDR5’에 대해 발표하며, 급변하는 IT환경에 대응하는 데 메모리 솔루션이 필수적이라는 점을 강조했다.

SK하이닉스 GSM전략담당 김석 부사장은 “앞으로도 당사는 더 진화된 차세대 솔루션 기술력을 기반으로 외부와의 접점을 늘려 주요 고객과의 파트너십을 강화해 나갈 계획”이라고 말했다.

인공지능(AI, Artificial Intelligence)은 현재 전 세계를 가장 뜨겁게 달구는 키워드다. SK하이닉스 뉴스룸에서는 [인공지능 반도체] 코너를 마련, 인공지능 전문가 정인성 작가와 함께 총 일곱 편의 기고문을 연재하고 있다.

이번 연재물에서는 컴퓨터와 반도체의 관점에서 인공지능을 살펴볼 것이다. 인공지능으로 바뀌면서 ‘0’과 ‘1’이 구체적으로 어떻게 변화되어 응용되는지를 알아보고, 이때 반도체는 어떤 역할을 해야 하는지 확인해 볼 것이다. (필자 주)

“PIM은 연산의 효율을 높여주는 것이지, 1만 개의 이미지 필요량을 5,000개로 줄이지는 않기 때문이다. PIM으로 인해 더 빠른 연산이 가능해지면서, 메모리 반도체 회사들은 더 많은 용량의 메모리를 생산해야 되는 상황이다.”

인공지능의 발전에 필요한 새로운 반도체

우리는 첫 장에서 인공지능과 반도체가 어떻게 함께 발전해 왔는지 알아봤다. 인공지능에서 반도체는 대부분 기존에 있던 인프라를 개선하는 역할이었다. GPU(Graphic Processing Unit)는 CPU(Central Processing Unit)가 할 수 없었던 대규모의 부동소수점* 연산을 가능하게 했고, HBM(High Bandwidth Memory)은 GPU 기반 학습에서 대역폭과 물리적으로 한정된 공간을 이겨내기 위해 사용됐다. 또, 낸드플래시(NAND Flash)는 GPU 학습에 필요한 데이터를 저장, 가공한 뒤 빠른 속도로 학습 서버로 전송하는 역할을 했다.

* 부동소수점 : 실수에서 정수와 소수가 본래 소수점의 위치를 고정하는 고정소수점과 대비되는 개념으로 소수점의 위치를 바꿔 정수와 소수를 구분 표기해 연산에 용이하게 하는 것. 본래의 실수가 123.485인 경우, 1.23485X 10^2, 혹은 0.00123485X10^5 등으로 연산 표기한다.

이런 반도체들 덕분에, 기존 CPU만으로는 불가능했던 일이 가능해졌다. 인공지능 기술은 대량의 데이터를 짧은 시간 안에 투입하는 방식으로 프로그래밍 방법론 자체를 변화시켰으며, 반도체들은 과학자들이 필요로 하는 요구사항에 맞춰 더 높은 성능, 더 큰 용량으로 발전했다.

하지만, 일정 수준의 발전을 이룬 반도체는 미세화에 큰 어려움이 생기기 시작했다. 예를 들면, 반도체 제조의 핵심이라 할 수 있는 노광기*의 가격은 한 대당 1,000억 원을 넘어서고 있고, 다음 세대 장비는 4,000억 원 이상으로 추정하고 있다. 그 외 기술적인 여러 가지 장애물과 함께 다양한 이유로 GPU와 메모리 반도체 모두 성능 발전의 속도가 점점 느려지기 시작했다.

* 노광기 : 반도체 제조 Photo공정에서 미세한 회로를 그리기 위해 빛을 직접 노출(Exposure)시키는 장비로 Stepper, EUV Scanner 등이 있다.

이런 흐름에 맞춰 우리의 초점도 약간 바뀌어야 한다. 단순히 더 빠르고 더 큰 용량의 메모리 반도체 개발로는 한계가 있어, 인공지능 혹은 컴퓨팅 시스템 자체를 다시 설계해야 할 필요가 있다. 당연히도 이를 위해선 새로운 개념의 반도체가 필요하다.

캐시메모리의 등장과 GPU의 부상

지난 수십 년간 컴퓨터를 괴롭혀 온 장애물 중 하나는 메모리 성능 한계였다. 본래 폰 노이만 구조로 컴퓨터를 연산장치와 메모리로 구성했을 때, 메모리의 용량과 속도는 무한하다는 가정이 있었다. 이 중 메모리 용량 문제는 메모리 반도체 전문 기업들이 기술을 발전시키며 해결해왔으나, 그중에도 메모리의 동작 속도가 발목을 잡았다. 성능 향상이 가장 빠르던 1980년대 후반부터 2000년대 중반까지 CPU의 동작 속도는 매년 약 60%씩 상승하고 있었으나, D램의 반응 속도는 10% 정도 상승하는 데 그쳤기 때문이다. [관련 자료]

위와 같은 문제로 인해 CPU 내부에 초고속 메모리를 직접 탑재하기 시작했다. 이것이 캐시메모리(Cache Memory)다. 캐시메모리는 일반 D램 대비 반응 속도가 10배 이상 빠르기 때문에, CPU가 데이터를 필요로 할 때 빠르게 읽기·쓰기 요청에 응할 수 있다. 물론 캐시메모리가 제 역할을 하기 위해서는 캐시메모리의 용량이 충분히 커야 할 뿐만 아니라, CPU가 다음에 쓸 데이터를 최대한 정확하게 예측하고 저장하는 기술이 필요했다. 이 모든 것이 CPU의 트랜지스터를 소모하는 과정이었다.

이러한 문제들 때문에 GPU가 인공지능 산업의 중심이 될 수 있었다. GPU는 거대한 캐시메모리와 분기 예측기* 등에 사용할 트랜지스터까지 전부 연산장치에 투입할 수 있었기 때문이다. 특히 반도체 기술이 더욱 발전하면서 GPU가 처리할 수 있는 연산 능력도 기하급수적으로 늘어나게 됐다. 거대한 공장이 끊임없이 돌아가려면 튼튼한 재고 창고와 강력한 물류체계가 필요하듯, GPU는 고용량·고대역폭 HBM*을 탑재해 쉬지 않고 인공지능 작업을 처리하고자 했다. 거대한 캐시메모리를 만들 트랜지스터까지 아껴 연산장치를 투입했으니, 이제 메모리 반도체가 연산장치들에 데이터를 전달해야 하는 상황이 된 것이다.

* 분기 예측기 : CPU 내에서 분기 예측을 수행하는 디지털 회로. 조건 분기의 다음 명령을 예측하고 실행해 계산 대기 시간을 낭비하지 않아 CPU의 성능을 높여준다.
* HBM(High Bandwidth Memory) : D램 여러 개를 수직으로 연결해 기존 D램보다 데이터 처리 속도를 대폭 끌어올린 고대역폭 반도체로 고성능 컴퓨터와 그래픽 카드에서 사용된다.

▲ SK하이닉스가 개발한 차세대 메모리반도체 PIM이 적용된 ‘GDDR6-AiM’

PIM : 연산 반도체 역할의 일부를 가져오다

우리는 메모리와 연산용 반도체(GPU, CPU 등)는 창고와 공장과 같고 이는 도로로 연결된 것과 같다는 것을 앞서 살펴봤다. 하지만 사실 이 안에는 컴퓨터 프로그램이 가지는 중요한 요소가 빠져있다. 바로 ‘연산용 반도체는 중간 결과물을 메모리에 저장해야 한다’는 것이다. 이는 실제 공장과는 달리 재료가 한번 들어오면 완제품이 만들어지는 구조가 아닌 제조 공정 단계별로 생산되는 재공품(생산과정 가운데 있는 미완성품)을 창고에 보관했다가, 가공하기 위해 다시 가져오는 것과 같다.

▲ 그림 1 : 메모리와 연산용 반도체의 데이터 처리 과정을 창고와 공장 간의 가공 과정으로 비유한 예시

<그림 1>는 메모리와 연산 반도체 사이에 발생하는 데이터 처리 과정을 가상의 공장(연산 반도체)과 창고(메모리)의 모습으로 설명한 예시이다. 공장이 원자재 완제품으로 만들기(데이터 처리) 위해서는 절단과 도색 두 가지 작업이 필요하다. 여기서 공장의 역할은 절단과 도색 두 가지 작업을 하는 것이지 원자재와 재공품을 보관하는 것이 아니다. 때문에 절단과 도색을 할 때 마다 창고에서 원자재와 재공품을 가지고 오고, 다시 가져다 놓는 일을 반복해야 한다. 이런 이동은 번거롭고 시간이 많이 소요된다. 때문에 공장에 작은 선반 같은 것을 두고 임시로 원자재와 재공품을 보관하면 더 빠르고 편해질 것이다. 여기서 말한 선반이 바로 캐시메모리의 역할이다.

여기서, 공장의 효율적인 생산, 즉 연산장치와 메모리를 통한 인공지능 동작 성능을 높이려면 어떻게 해야 할까? 메모리의 동작 속도를 높이는 방법이나 재공품 선반(캐시메모리)의 크기를 키우는 방법이 있을 것이다. 하지만 전자의 경우, 앞서 이야기 했듯 동작 속도의 성능 향상의 한계로 인해 어려움이 있다. 또한, 후자의 경우, 지금도 캐시메모리는 동일 용량의 D램보다 10배 이상 많은 면적을 차지하기 때문에 매우 비효율적이다.

그렇다면, 여기서 한 가지 아이디어가 떠오른다. ‘자주 해야 하는 작업에 필요한 물건은 굳이 공장으로 옮기지 않고, 이를 창고에서 바로 처리한다면 효율이 오르지 않을까?’라는 것이다. 이렇게 해서 등장한 아이디어가 바로 PIM(Processing-In-Memory)이다.

▲ 그림 2 : PIM이 적용되면 데이터 처리 과정이 비약적으로 줄어든다.

<그림 2>는 <그림 1>에서 메모리를 PIM으로 변경했을 경우의 데이터 처리 과정이다. 두 그림을 비교해 보니 PIM이 왜 필요한지 좀 더 명확하게 보인다. 데이터 전송은 연산 과정에서 상당 부분을 차지한다. 그래서 메모리 반도체 회사들은 처음부터 메모리 반도체에서 연산용 반도체로 데이터를 전송할 필요 없도록 방법을 찾은 것이다. PIM을 사용하면, 메모리 반도체의 데이터 전송 과정이 줄어들고 이로 인해, 데이터 처리 속도가 상당히 향상될 뿐만 아니라, 전성비(전력 대비 성능비)도 매우 높아진다. PIM은 인공지능 등이 요구하는 각종 연산을 메모리에 내재화해 전체적인 성능뿐 아니라, 전성비까지 개선하는 훌륭한 아이디어인 셈이다.

반도체 설계 관점에서 보면, PIM은 두 가지 방법으로 만들 수 있다. 첫째는 기존 D램 칩 내부에 연산기를 탑재하는 방식이고, 둘째는 D램과 매우 가까운 곳에 별도의 논리연산을 수행하는 칩을 배치하는 것이다. 전자는 D램 칩의 면적이 넓어지지만, 용량에 비례해 자동으로 연산 속도가 올라가는 장점이 있고, 후자는 로직 칩이 동반되어 메모리 반도체 회사 입장에서는 큰 비용을 들이지 않고 탑재 가능한 장점이 있다. 엄밀하게는 후자는 PNM(Processing-Near-Memory)이라 부른다. 연산 장치가 메모리 반도체에 가까이 있을 뿐, 별도의 칩에 있기 때문이다.

▲ 그림 3 : D램의 뱅크 내부에 연산기가 탑재돼 있는 PIM(왼쪽)과 D램 다이 하단에 별도로 로직 다이가 적용되는 PNM(오른쪽)

이런 메모리는 인공지능 개발사와 인공지능을 활용하는 서비스 회사 모두에게 매우 큰 이점을 준다. 인공지능 개발사는 현재 자신의 회사가 개발 중인 인공지능에 활용할 데이터는 충분하지만, 학습 속도가 느릴 때 PIM과 같은 솔루션을 도입함으로써 학습 속도를 크게 개선할 수 있다. 만약 인공지능 시장이 거대 신경망을 자주 학습시켜야 하는 방향으로 진화한다면, PIM은 매우 매력적인 솔루션이 될 것이다. 인공지능을 도입해 서비스하는 회사들에게 운용 비용 감소의 이점을 제공할 수 있기 때문이다. 또한, 전력 대비 성능이 높기에 전기를 적게 쓸 뿐만 아니라, 더 적은 개수의 GPU가 탑재된 서버로도 동일한 수준의 서비스를 제공할 수 있어, 공간에 대한 임대료도 낮아지게 된다.

뿐만 아니라, PIM과 같은 솔루션은 GPU 이외의 반도체를 인공지능 시장에 끌어들일 수 있을 것이다. CPU의 경우, 조건에 맞춰 선택지를 택하는 각종 분기 처리 등을 향상하기 위해 총 연산 능력을 줄였는데 PIM이 도입되면 그 단점을 상쇄시키는 동시에 CPU의 장점 또한 유지할 수 있다.

메모리 회사의 유망한 미래 사업

PIM은 메모리 반도체 회사 입장에서 매우 훌륭한 미래 시장이 될 수 있다. PIM이 탑재되어도 메모리 반도체의 사용량은 줄지 않기 때문이다. 예를 들어, PIM이 탑재된 시스템에서 작동되는 특정 인공지능이 1만 개 이미지를 처리해야 한다고 해도 메모리는 여전히 1만 개의 이미지가 들어갈 용량이 확보돼야 한다. PIM은 연산의 효율을 높여주는 것이지, 1만 개의 이미지 필요량을 5,000개로 줄이지는 않기 때문이다. PIM으로 인해 더 빠른 연산이 가능해지면서, 메모리 반도체 회사들은 더 많은 용량의 메모리를 생산해야 되는 상황이다.

다만, PIM을 사용하기 위해서는 기존의 소프트웨어를 고쳐야 한다는 장애물이 있다. PIM이 존재하지 않던 시절의 소프트웨어들은 연산을 위해 다음의 과정을 거칠 수밖에 없다.

이런 연산 과정을 가진 소프트웨어 기반의 컴퓨터에 아무리 PIM을 적용해도 기존 소프트웨어들은 어떤 장점도 얻을 수 없다. PIM을 통한 장점을 활용하기 위해서는 다음의 형태로 프로그램을 고쳐야만 한다.

이러한 입장을 이해해야만 PIM의 잠재력을 온전히 보여줄 수 있다. 아직 많은 소프트웨어 회사들은 PIM을 잘 이해하지 못한다. 이 때문에 PIM의 잠재력을 100% 보여주고, 고객의 마음을 사로잡기 위해서는, 메모리 반도체 회사가 소프트웨어의 입장을 이해해야 하는 시대가 된 것이다.

인공지능의 시대, ‘PIM’이 핵심

인공지능 시대가 도래하면서 데이터를 이용해 수많은 연산을 해야 하는 상황이 됐다. 데이터를 저장하고 운송하는 주체가 메모리 반도체인 이상, 인공지능 시대는 메모리 반도체 회사에 엄청난 기회가 되고 있다.

하지만, 이 기회는 공짜가 아님을 유념해야 한다. 메모리 회사 앞에는 메모리의 큰 고객인 GPU, CPU 칩 메이커들을 비롯해, 최고의 효율을 뽑아내고 싶어 하는 클라우드 고객들, 수많은 인공지능 알고리즘 연구개발, 인공지능을 활용한 서비스 제공 기업 등 다양한 이해관계자들이 존재한다.

PIM은 단순한 메모리 반도체가 아니기 때문에 앞에서 언급한 이해관계자들과 단편적인 관계를 맺을 순 없다. PIM의 판매량이 늘어날수록 이해관계자들과의 관계는 새롭게 구축될 것이다. 고객이었던 상대가 어느 순간 경쟁자가 되기도 하고, 직접적인 관계가 없던 상대가 가장 중요한 고객이 될 수도 있다.

이러한 변화에서 PIM이 고객들에게 더 큰 호응을 얻기 위해선, 고객의 입장이 돼야 한다. 단순한 제품이 아니기에 이론상의 최대 성능에만 집중해선 안 된다. 실제로 고객들이 SK하이닉스의 PIM과 PNM 제품을 사용했을 때 얼마나 큰 효용을 얻는지가 중요해질 것이다. 특히 단순한 메모리가 아닌 만큼 예상치 못한 문제가 발생했을 때 얼마나 빠르게 해결할 수 있는지도 중요하다. 결과적으로, 완전히 새로운 아이디어인 PIM과 PNM 제품이 확실한 효용 증대를 불러오고 큰 불편함이 없다는 것이 증명될수록 고객들은 기꺼이 PIM과 PNM 제품을 도입할 것이다.

고객들은 전성비가 10% 나빠지고, 가격이 10% 비싸져도 새로운 칩을 도입했을 때 기존에 고민했던 문제를 빠르게 해결할 수 있다면 기꺼이 도입할 것이다. 결과적으로 새로운 비즈니스가 아닌 기존 고객과의 신뢰를 기반으로 변화되는 요구사항을 만족시키는 혁신이 중요하다. 이런 면에서 SK하이닉스는 PIM과 PNM 제품을 출시하고 있는 상황이기에 미래가 더욱 기대된다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

· SK하이닉스의 첫 번째 포터블 SSD 제품, ‘비틀(Beetle) X31’ 국내시장 첫선

· 우수한 성능과 편리한 휴대성, 감각적인 디자인으로 인기

· 6월 해외시장 출시 예정… 포터블 SSD 시장 트렌드 선도

SK하이닉스가 지난 5월 일반 소비자용 포터블(Portable) SSD(Solid State Drive) 제품 ‘비틀(Beetle) X31’(이하 X31)을 국내 시장에 공개했다.

X31은 SK하이닉스의 첫 번째 외장형 SSD로, 출시와 동시에 우수한 성능과 편리한 휴대성, 감각적인 디자인으로 높은 호응을 얻고 있다고 회사는 밝혔다. 특히 이 제품은 10Gbps(초당 10기가비트)의 동작 속도와 함께, 효과적인 발열 관리 성능을 구현해냈다.

휴대용 저장 장치인 포터블 SSD는 최근 시장 규모가 점점 커지고 있다. 빠른 읽기, 쓰기 성능뿐 아니라 데이터를 안정적으로 보관할 수 있는 신뢰성과 휴대성이 가장 중요한 만큼, X31은 이런 스펙을 충족시키는 데 중점을 두고 설계되었다.

X31은 최적의 전력 소모량을 보여준 Gold P31[소개 페이지]과 최고 사양의 소비자용 SSD 제품인 Platinum P41[소개 페이지]을 완성한 SK하이닉스의 기술력이 녹아든 제품이다. X31은 순차 읽기(Sequential Read) 최대 1,050MB/s, 순차 쓰기(Sequential Write) 최대 1,000MB/s의 처리 속도를 구현했다. 이는 1GB 크기의 파일을 1초 만에 옮길 수 있는 속도다. 특히 빠른 데이터 이동이 야기하는 발열을 안정적으로 관리하면서도 데이터 저장 속도를 최상으로 유지하는 밸런스 기술을 통해 이 제품은 500GB의 데이터를 평균 900MB/s 이상으로 속도를 유지하며 9분 이내로 이동할 수 있다.

X31은 금속 알루미늄 외관 케이스를 채택하여 기기 내부의 방열 효과와 동시에 내구성까지 잡았다. 내부 기준으로 2m 낙하 테스트를 완료하며, 물리적 충격에 강한 내구성을 검증했다. 또한, 제품 보증을 3년간 지원하며 소비자 신뢰성을 높였다.

X31은 한 손에 쏙 들어오는 크기와 이름과 같이 딱정벌레를 연상시키는 디자인으로도 눈길을 끈다. 특히 53g의 초경량, 74 X 46 X 14.8mm의 초소형 사이즈로 휴대에 최적화되었으며, 공학적 설계가 반영된 알루미늄 바디와 둥글고 매끈한 엣지가 그립감을 더했다. 그뿐만 아니라 IBM PC 및 Mac, 태블릿, 안드로이드 기반 스마트폰, 게임 콘솔 등 다양한 장치와 호환된다. 용량은 512GB, 1TB 두 가지 종류로 출시되었으며, USB 연결 케이블 2종(C-to-C, C-to-A)과 함께 전용 범퍼케이스가 기본으로 제공된다.

SK하이닉스는 “성능, 신뢰성 그리고 디자인 세 마리 토끼를 다 잡은 X31은 온라인 판매 업체 11번가 등을 통해 국내 시장 공개 후 1차 입고 물량이 하루 만에 완판될 정도로 인기몰이 중”이라고 밝혔다. 이 기세를 몰아 6월 중에 미국, 유럽, 아시아 지역에도 회사는 제품을 선보이며 도전장을 내밀 계획이다.

SK하이닉스 박찬동 부사장(NAND 마케팅 담당)은 “X31을 시작으로 국내 시장에 이어 해외 시장까지, 포터블 SSD 시장 트렌드를 선도해 갈 것”이라고 말했다.

Q. 지난 5월 첫선을 보인 소비자용 포터블 SSD ‘비틀(Beetle) X31’ 제품은 뛰어난 스펙으로 주목받고 있습니다. 경쟁사 대비 가장 비교 우위를 점하는 부분은 무엇인가요?

빠르게 데이터를 읽고 쓰는 동작은 필연적으로 제품에 발열을 일으킵니다. PC에 설치해서 사용하는 SSD와 다르게 포터블 SSD는 사용자가 직접 제품을 만지게 때문에, 안전을 생각하는 것이 필수입니다. 특히 X31은 빠른 속도와 발열 간의 균형을 맞춰 안정적인 성능을 유지할 수 있다는 큰 강점을 가지고 있습니다.

Q. ‘비틀(Beetle) X31’은 콤팩트하고 감각적인 디자인으로도 눈길을 끌고 있습니다. 외관 디자인에서 가장 중요하게 생각했던 부분은 무엇인가요?

X31은 개발 단계에서부터 초경량, 초소형 사이즈로 설계된 제품이었습니다. 또한, 최적의 전력 소모량을 보여준 Gold P31과 주요 부품을 공유하며 그 기술을 직접 이어받은 제품이기도 합니다. 따라서 P31의 디자인을 이어가되 내장형 SSD와는 다른 휴대용 SSD만의 콘셉트를 추가했습니다. 특히 제품을 사용할 때마다 소비자가 제품을 보고, 만지기 때문에 표면 색깔을 비롯하여 눈에 보이는 요소들을 매끄럽게 구현하는 데 많은 시간을 들였습니다.

Q. ‘비틀(Beetle) X31’을 시작으로, SK하이닉스가 시장을 지속해서 선도하기 위해서는 무엇이 가장 중요하다고 생각하나요?

포터블 SSD 시장은 편리한 사용성으로 인해 시장 규모가 점차 커지는 중입니다. 때문에 여러 가지 부가 기능을 추가한 고가 제품들이 출시되고 있지만, X31은 편리한 휴대, 빠른 데이터 저장 속도, 그리고 안정성 등 기본에 집중했습니다. 높은 사용성이 앞으로 시장을 선도하는 데 주효할 부분이라고 생각합니다.

Q. 국내 시장에 이어 6월에는 ‘비틀(Beetle) X31’의 해외 시장 출시가 예정되어 있습니다. 해외 시장 진출을 위해 가장 중점을 두고 진행하는 부분은 무엇인가요?

해외 시장은 경쟁 제품이 다양합니다. 이에 ‘비틀(Beetle)’이라는 네임을 활용해 제품의 가장 중요한 특징인 휴대성을 강조하려고 합니다. 현재 전략적 파트너십을 통해 미국, 유럽, 아시아 등 많은 지역에 제품 런칭을 준비하고 있으니 많은 응원 부탁드립니다.