1) 무어의 법칙(Moore’s Law)은 반도체 발전 속도에 관한 것으로, 반도체 집적도가 18개월마다 두 배씩 증가한다는 법칙이다.
2) 메모리 벽(Memory Wall)은 CPU-메모리 간 대역폭의 한계로 CPU가 제 성능을 발휘하지 못하면서 생긴 메모리의 한계를 일컫는 말이다.

하지만 메모리 대역폭에 해당하는 메모리 성능의 발전은 점차 변곡점에 이르고 있다. 소비전력, 발열, 오버헤드(대기시간) 등 메모리 성능을 높이는 과정에서 발생하는 문제들로 인해 향후 메모리가 시스템의 발전에 지속적으로 기여할 수 있는지에 대한 의구심이 커지고 있기 때문이다. 대표적인 예가 메모리 성능의 정점에 있는 HBM(High Bandwidth Memory) 산업과 차세대 애플리케이션이다. 슈퍼컴퓨터, 고성능 컴퓨팅, 자율주행 및 머신러닝 등이 바로 이 차세대 애플리케이션에 해당한다. 메모리 업체들은 유효 대역폭 성능을 확보하기 위해 일정 수준의 소비전력, 발열, 면적(사이즈) 확보가 불가피하다는 입장인 반면, SoC(System on Chip) 업계에서는 시스템이 할당할 수 있는 예산 범위에 맞게 메모리 스펙을 맞춰야 한다는 입장이 팽팽하다.

이러한 논쟁은 결과적으로 메모리를 더 발전시키는 원동력이 되고 있다. 업계 선두 주자들이 앞다퉈 기술 개발 로드맵과 목표를 설정해 리더십을 확보하고, 기존 방식과 다른 새로운 아키텍처와 표준을 정의해야 할 필요성을 느끼고 있기 때문이다. 현재 HBM 업계 부동의 선두 주자인 SK하이닉스는 2019년과 2021년 각각 HBM2E와 HBM3를 잇달아 선보인 데 이어, 최근 엔비디아에 HBM3 출하를 공개하는 등 지난 몇 년간 성공적으로 HBM 출시 속도를 높여왔다.

그 결과 많은 반도체 기업이 SK하이닉스와 더욱 긴밀한 파트너십을 원하고 있다. 글로벌 고객과 파트너의 요구 사항에 맞춰 향후 HBM 로드맵을 구축하기 위해서다. SK하이닉스는 이러한 기대에 부응해 2년마다 새로운 라인업을 제공하고 있다. 2년 주기의 로드맵을 통해 최고 사양의 애플리케이션을 기반으로 시스템 수준을 더욱 발전시킬 것으로 보고 있다. 나아가 이러한 변화가 향후 HBM이 기존의 한계를 뛰어넘는 데 크게 기여할 것으로 예상하고 있다.

SK하이닉스는 이러한 장기적인 전략과 기술 발전의 속도를 유지하기 위해 HBM의 성능, 용량, 소비전력, 면적 등의 한계를 뛰어넘기 위한 노력을 이어가고 있다. 무엇보다 데이터 처리 속도를 높이기 위해 칩 내부에 1,024개 이상의 데이터 전송 통로(I/O)를 구현하는 등 고 대역폭(High Bandwidth)을 확보하고, 핀당 데이터 전송 속도를 높이기 위해 기존 방식의 장단점을 지속적으로 분석 · 평가하고 있다. 또한, 더 많은 양의 데이터를 읽고 쓸 수 있는 고용량을 구현하기 위해 코어 다이³⁾(Core Die) 용량을 늘리고 다이 적층 수와 높이를 확장하는 방법을 연구하고 있다.

3) 다이(Die): 반도체 웨이퍼에서 나오는 낱개의 칩 한 개를 의미함

이 밖에도 마이크로 아키텍처(Micro Architecture)부터 다이 적층(Die Stack)에 이르기까지 면밀한 분석을 통해 대역폭을 늘리면서 소비전력을 최소화하는 등 비트(Bit)당 전력 효율(pJ, picoJoule(=10^-12J)/Bit)을 개선해 나가고 있다.

또한, 다이 크기를 최소화하면서 내부 셀(Cell)의 수는 늘리는 동시에 성능은 향상할 수 있도록 노력하고 있다. 기존 공정을 유지하면서 HBM을 만드는 기술에는 물리적 한계가 있기에 앞으로는 다이 자체의 크기를 줄이는 것이 매우 중요한 과제다.

이런 발전이 지속되려면 기존 시스템을 넘어 차세대 애플리케이션에 이르기까지 HBM의 용도를 확장하려는 SK하이닉스의 노력이 필수적이며, 이는 결국 생태계 안에서의 파트너십 및 협업을 통해 이루어질 것이라고 본다.

물론 아직 가야 할 길은 멀다. 먼저, 장기적인 성능 목표를 설정해야 한다. 모든 관계자를 만족시킬 솔루션을 어떻게 확보할지, 이를 위한 절충안이 무엇인지 논의도 필요하다. 2년 주기의 HBM 로드맵을 실현하기 위해 반드시 해결해야 하는 문제들이다. 실제로 SK하이닉스는 미래 로드맵 전략을 기반으로 기술 발전의 추진력을 얻기 위해 업계 관계자와의 협력과 소통을 중요시하고 있다. 이를 위해, 핵심 SoC(System on Chip), ASIC(Application-Specific Integrated Circuit), CSP(Cloud Solution Provider), OSAT(Outsourced Semiconductor Assembly and Test), 파운드리, PHY & IP(Physical Layer & Intellectual Property) 업체와 더욱 긴밀하게 협력하고 있다. 이를 통해, 기술적 문제를 해결하고 새로운 성장 동력을 발굴함과 동시에, 책임감 있는 기술 기업으로서 환경 및 사회적 가치를 다루는 측면에서도 중요한 가치를 창출해 나간다는 계획이다.

이에 따라 메모리 반도체 산업을 선도하고 있는 SK하이닉스는 꾸준한 DRAM 수요와 다양한 기능을 메모리에 집약하고자 하는 고객의 요구사항을 충족하기 위해, 막중한 책임감을 갖고 확장된 DRAM 표준을 제공하기 위해 노력하고 있다.

SK하이닉스는 지난 10월 세계 최초로 HBM3(High Bandwidth Memory 3)를 개발했다고 발표했다. HBM3는 1024개의 데이터 전송 통로(I/O)를 탑재하고 핀(Pin)당 6.4Gbps의 데이터 전송률을 확보해, 초당 최대 819 GB의 데이터 처리가 가능하다. 이전 세대인 HBM2E가 초당 460GB의 데이터를 처리할 수 있었던 것과 비교하면 처리 속도가 약 78% 향상된 셈이다.

또한 HBM3는 16Gb 코어 다이(Die) 밀도와 최첨단 TSV(Through Silicon Via) 기술의 조합으로 더 높은 집적도(Density)를 원하는 시스템 레벨의 요구 수준을 충족시켰다. TSV 기술로 12개의 다이를 수직 연결함으로써, 최대 24GB의 용량을 확보한 것. 이에 더해 D램 셀(Cell)에 전달된 데이터 오류를 스스로 보정할 수 있는 오류정정코드(On-Die ECC)가 내장돼, 제품의 신뢰성도 향상됐다.

HBM3는 환경 친화적인 제품으로 지속 가능한 메모리 생태계 유지에도 기여한다. 기존 GDDR 제품보다 에너지 효율이 높아 온실가스 배출 저감에 도움이 된다.

SK하이닉스는 2013년 세계 최초로 HBM을 개발한 이래 HBM 산업의 형성과 확장에 크게 기여했다. 또한 2019년에는 HBM2의 확장 버전인 HBM2E을, 2021년에는 HBM3를 잇따라 선보이며 고성능 메모리 솔루션 분야의 독보적인 리더임을 입증했고, 반도체 생태계의 주요 파트너들과 함께 미래 AI 환경을 혁신하는 데 더 중요한 역할을 할 수 있다는 가능성을 보여줬다.

HBM3를 세계 최초로 개발한 것은 분명 대단한 성과다. 하지만 주요 고객들과 적극적으로 협업하지 않으면 HBM3를 활용하는 시스템을 완성할 수 없다. 이에 SK하이닉스는 SoC(System-on-Chip), ASIC(Application-Specific Integrated Circuit), PHY(Physical Layer)/IP(Intellectual Property), OSAT(Outsourced Assembly and Test) 등 주요 고객들과의 관계 강화에 앞장서고 있다.

실제로 엔비디아(NVIDIA)는 지난 3월 GTC2022(GPU Technology Conference 2022) 기조연설에서 “H100 Hopper GPU 및 DGX H100 시스템에 HBM3를 채택한다”고 공식 발표했다. 이는 SK하이닉스가 주요 고객과 소통할 뿐만 아니라 ‘고객의 성공이 SK하이닉스의 성공’이라는 강한 신념을 바탕으로 문제 해결에 대한 책임감을 갖고 매진해왔음을 잘 보여주는 사례다.

이처럼 SK하이닉스가 DRAM 기술 트렌드를 이끌고 시장에서의 리더십을 유지하는 데 필요한 의사결정은 주로 DRAM상품기획 조직에서 시작된다. GSM(Global Sales & Marketing) 산하 DRAM상품기획은 모든 DRAM 제품과 솔루션 개발, 제조, 판매 계획을 수립하는 ‘컨트롤 타워’ 역할을 한다.

이때 모든 활동은 아래와 같은 DRAM상품기획의 ‘업무 강령’을 바탕으로 진행된다. 4개 중 가장 중요한 임무는 ‘메모리 반도체와 IT 기술 동향을 파악해 미래 변곡점을 예측하는 것’이다. 이 임무의 주요 목적은 DRAM을 사용하는 기기에 영향을 미치는 다양한 생태계의 변화와 그 원인을 파악하고, 기술 경쟁력을 강화하기 위한 차세대 제품 규격과 이를 개발하기 위한 로드맵을 제시하는 것이다.

HBM3의 성공적인 개발은 다방면에서 발생할 수 있는 문제를 파악하는 데서 시작됐다. 이후 시스템 수준의 추세와 요구사항을 파악하고, 기타 주요 요소를 예측하는 수많은 데이터를 검토했다. 또한 고객, 파트너 등 업계 이해관계자와 진행한 수많은 토론과 협업도 제품의 완성도를 높였다. 서로 개별적인 것처럼 보이지만 이런 활동들을 연결해 결론을 도출하는 과정을 통해 안정적으로 HBM3를 개발하고 샘플 로드맵을 구축할 수 있었고, 이는 앞으로 새로운 HBM 시대를 여는 나침반이 될 것으로 기대된다.

이와 함께 DRAM상품기획은 JEDEC(Joint Electron Device Engineering Council, 국제반도체표준협의기구) 및 다른 파트너들과 협의를 통해 SK하이닉스가 개발한 HBM3의 스펙(Spec. Specification의 준말)의 국제 규격화에도 기여했다. 또한 HBM3 개발 및 샘플 목표를 높게 설정하고, 사내 개발 조직과 고객이 쉽게 합의에 도달할 수 있도록 조율했다. DRAM상품기획이 주재하는 일간, 주간, 분기별 회의를 오픈 플랫폼(Open Platform)으로 활용해 각 이해관계자의 의견을 수렴한 결과, 시스템 레벨의 성능 향상과 발전에 기여할 수 있도록 세계 최초로 개발된 HBM3의 스펙을 업계와 공유해야 한다는 결론을 도출하기도 했다.

기존 HBM의 구조와 성능의 기술적 한계에 대해 논쟁은 여전히 지속되고 있다. 그럼에도 DRAM상품기획은 HBM 기술 한계를 극복할 차세대 HBM 제품과 솔루션을 개발해 HBM 시장에서의 리더십을 더욱 공고히 할 예정이다. 차세대 HBM 제품 역시 고객의 요구에 완벽하게 부합하는 완성도 높은 제품으로 개발될 수 있도록 사전 준비를 진행 중이며, 업계 내 주요 파트너와의 협업도 지속하고 있다.

차세대 HBM 개발 여정 역시 길고 흥미진진할 것이며 기억에 남을 것이다. SK하이닉스는 이 여정의 최전선에서 계속 노력할 것이다.