장은지 기자 – SK hynix Newsroom

반도체 미세화, 발열 컨트롤에 달렸다

장은지 기자 — Sun, 02 Jun 2019 15:00:00 +0000

지난 반세기 동안 반도체 기반의 전자소자는 급속한 기술 진보를 이뤘습니다. D램으로 대표되는 메모리 소자를 비롯해 대부분의 전자소자가 초소형화되었고, 덕분에 작은 크기에 많은 정보를 담고 처리할 수 있는 전자기기들이 탄생하였습니다. 이는 곧 정보통신기술(ICT)의 발전으로 이어져 매일 매일 방대한 양의 데이터가 생성되고 있죠. 빅데이터, 인공지능(AI) 등 4차 산업혁명 기술을 실현하기 위해서는 천문학적인 양의 데이터를 한꺼번에 처리해야 합니다. 하지만 이를 받쳐줄 고집적화 기술이 한계를 드러내고 있습니다. 10나노(nm) 미만에 다다르면서 감당하기 힘든 발열이 나타나는 등 심각한 문제점들이 나타난 것이죠.

반도체 업계의 최대 미션, 발열을 잡아라!

반도체 업계를 지배해온 미세화(Scaling)는 점점 느려지고 있습니다. 미세화의 한계를 극복할 스태킹(Stacking)은 상당한 추가 비용이 필요합니다. 수율이 많이 손실될 수 있고, 아키텍처의 한계도 만만치 않죠. 고객사의 요구대로 대역폭을 늘리는 것도 쉽지 않은 현실입니다. 특히 10나노급 이하의 극미세 공정에서는 트랜지스터의 크기를 미세화하더라도 소자 간 간격이 좁아지면서 메탈의 저항(RC delay)이 커지며 발열 문제도 발생합니다. 천문학적 비용을 투입해 반도체 미세화를 더 진행한다고 해도 혁신적 기능 향상을 담보할 수 없게 되었죠.

▲ 데이터센터

이러한 한계를 극복하기 위해 현재의 기술을 초월하는 고집적 고효율 메모리 소자 기술에 대한 요구도 더욱 커지고 있습니다. 특히 데이터센터에 들어가는 서버D램에서는 ‘발열’이 메인 이슈로 거론될 만큼 골치입니다. 서버D램의 고객사들이 가장 많이 요구하는 것도 발열을 잡는 기술이죠. 업체들이 Capacitor와 bandwidth 기술 혁신에 집중하는 가운데, ‘발열 통제’ 기술이 향후 업계의 경쟁력을 가르는 가장 중요한 요소가 될 전망입니다. 발열과 전력소모를 줄이는 기술 혁신, 그리고 그에 들어가는 비용이 데이터센터의 생산성과 경쟁력을 좌우하기 때문입니다.

반도체 업계가 기존 소자의 구도와 소재 등을 달리해 기술적 한계를 뛰어넘는 도전에 나선 것도 바로 이 때문입니다. 특히 구조를 수직으로 쌓아 올리는 기술 전환은 ‘발열’에 대한 고민을 더욱 깊게 합니다.

▲ 4차원 반도체 소자 구조 GAA

현재 로직(Logic) 분야에서 활발히 연구 중인 4차원 GAA(Gate-all-around)도 마찬가지입니다. 로직 분야에서 먼저 적용되는 GAA는 핀펫(FinFET)에 이어 차세대로 꼽히는 가장 핫한 기술입니다. 기존 3차원 핀펫 공정은 핀(Fin) 모양의 3D 구조를 적용, 채널의 3면을 게이트가 감싸면서 반도체 성능을 획기적으로 향상시키고 누설전류를 줄였습니다. 여기에서 한 차원 진화한 GAA 구조는 채널의 아랫면까지 모두 감싸 4면에서 게이트가 채널을 컨트롤합니다. 차세대 기술로 업계에서 가장 주목 받고 있지만, GAA 역시 발열 문제를 피해 가지 못했습니다. 업계에선 GAA의 성공이 발열 컨트롤에 달려있다는 얘기까지 나오고 있을 정도죠. 아직까지는 업계에서 발열을 줄일 수 있는 획기적인 방법을 찾지 못했습니다.

미래 기술 ‘스커미온’에서 희망을 보다

이에 반도체 업계는 스핀 기반 차세대 메모리 소자나 실리콘을 대체하는 3-5족 화합물반도체 등도 연구하고 있습니다. 향후 생체이식 컴퓨팅이 가능하고 전력소모를 줄이는 단백질 플래시메모리 등 신소재에 대한 연구도 활발합니다.

이 가운데 반도체 업계와 학계의 뜨거운 관심을 받은 미래기술은 스핀트로닉스(Spintronics)라는 전자과학분야에서 유명한 ‘스커미온(Skyrmion)’이라는 독특한 자성 구조입니다. 스커미온은 특정한 자성체 배열에서만 나타나는 전기 소용돌이 형태의 구조체입니다. 자성현상이지만 입자 형태를 갖고 있어서 이동이 가능합니다. 온도, 자기장, 전기장 등 외부변화에서도 그 형태나 정보를 잃지 않기 때문에 안정적인 메모리 단위로 주목받아왔습니다.

스커미온은 그 상태가 발현될 때 크기가 작게는 원자 하나 정도의 크기인 1나노에 불과합니다. 현재 기술로 접근 불가능한 초고집적 메모리를 가능하게 하죠. 또 외부 전류에 의해 생성 및 움직일 때 최소의 전력으로 높은 효율의 움직임을 보여줍니다. 스커미온 구조가 소자 레벨로 만들어지게 되면 소위 초저전력이라고 불리는 펨토줄(fJ) 영역에서의 구동이 가능할 것으로 전망되고 있습니다. 이 같은 모든 것들을 종합해볼 때, 스커미온은 차세대 초고집적-초고효율-초저전력 메모리 소자로서 큰 장점이 있습니다.

스커미온의 이러한 성질을 알면서도 과학자들이 반도체로 응용할 수 없었던 이유는, 그것이 저온에서만 관찰되기 때문입니다. 특정한 저온 조건에서만 나타나는 것을 상온의 일상생활로 옮겨오기란 쉽지 않았죠.

▲ 외부 전류 자극에 의해 시간에 따라 변하는 스커미온 호흡운동 모식도. 스커미온 호흡운동이란 외부의 신호에 반응해 스커미온의 크기가 커졌다 작아지기를 반복하며 새로운 고주파 신호를 발생시키는 독특한 자성 움직임을 의미한다. (출처: KIST)

국내에서는 한국과학기술원(KIST) 스핀융합연구단의 우성훈 박사가 세계 최초로 특정한 조건에서는 상온에서도 스커미온이 발현될 수 있음을 찾는 데 성공했습니다. 우 박사는 상온에서 스커미온을 안정적으로 발생·이동시킬 수 있는 실제 메모리 소자 물질을 찾아내는 데 초점을 맞추고 있습니다. 우 박사는 “스커미온 기반의 고집적-고효율 메모리 소자가 구현되면 ‘무어의 법칙’의 한계로 정체된 전자소자 분야의 신기원이 열리고 새로운 메모리 플랫폼을 제공할 수 있을 것”이라고 강조했습니다.

미세화의 한계에 부딪힌 반도체 업계가 '발열 컨트롤'이라는 또 하나의 과제를 안게 되었습니다. 미래 서버D램 시장의 우위는 발열 문제를 얼마나 잘 제어할 수 있느냐에 달려있다고 해도 과언이 아닐 텐데요. 늘 혁신에 혁신을 거듭하며 한계를 넘어온 반도체 업계가 과연 이번 난제를 어떻게 해결할 수 있을지 지켜볼 일입니다.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

급변하는 서버 시장… D램 시장의 꽃, 서버 D램

장은지 기자 — Tue, 07 May 2019 15:00:00 +0000

지난해 말부터 이어진 D램 가격 하락세로 부정적 전망이 가득했던 반도체 업계에 단비 같은 뉴스가 전해졌습니다. 지난 4월 2일 인텔이 서버용 신규 CPU ‘캐스케이드 레이크(CASCADE LAKE)’를 출시했다는 것입니다. 업계가 화색을 보인 이유는, 인텔이 이번 서버 CPU를 통해 보안 문제를 해결한 만큼 글로벌 데이터센터 투자가 재개될 것이란 전망 때문입니다. 최근 들어서는 서버 D램의 ‘큰 손’인 대형 데이터센터 업체들이 보유한 메모리반도체 재고가 줄어들고 있다는 소식도 들려오고 있습니다.

경쟁자도 환호하는 인텔의 신규 서버 CPU

▲ 인텔의 서버용 CPU '캐스케이드 레이크' (출처: Intel)

인텔의 신규 서버 CPU 출시 소식에 반도체 업계가 술렁인 까닭은 무엇일까요? 답은 ‘두뇌’ 역할을 하는 인텔의 서버 CPU를 기다리는 대기 수요가 많았기 때문입니다. 인텔의 서버 CPU 없이는 서버를 구축할 수 없는 데이터센터 업체들은 지난해 문제를 일으킨 멜트다운, 스펙터 CPU 보안 버그를 소프트웨어가 아닌 하드웨어 측면에서 수정한 인텔의 신제품을 기다려왔습니다. 묘하게도 SK하이닉스, 삼성전자 등을 비롯한 반도체 업계 역시 경쟁자인 인텔의 신규 CPU 출시를 기다려온 상황이 펼쳐진 것이죠.

서버 D램은 ‘없어서 못 판다’는 말이 나올 정도로 공급이 부족해 모바일 D램보다 20% 이상의 가격 프리미엄을 받는 ‘효자’ 제품이었습니다. 빠른 데이터 처리속도를 자랑하는 서버 D램이 반드시 필요한 데이터센터들로부터 초고사양 제품 주문과 문의가 먼저 들어올 정도로 수요와 수익성 모두 ‘프리미엄’으로 평가받았죠. 그러나 최근 고객사의 재고 축적으로 가격 하락세가 지속되고 있어 터닝포인트가 절실한 시점입니다.

서버 D램 가격 급락은 품귀 현상을 빚을 정도로 사재기에 나섰던 글로벌 IT 공룡들이 구매를 줄이면서 발생했습니다. 미국 MS(마이크로소프트)·아마존·구글·애플과 중국 바이두·알리바바·텐센트 등이 데이터센터 증설을 위한 서버용 D램 재고를 이미 충분히 쌓아둔 데다, 인텔의 서버용 CPU의 보안 문제가 겹치면서 시장 수요가 크게 줄었습니다.

그럼에도 여전히 D램 시장의 주인공은 서버 D램

▲ SK하이닉스가 개발한 2세대 10나노급(1y) DDR5 D램 (출처: SK하이닉스)

전통적 D램 수요처인 PC 시장의 성장이 정체되면서 서버 D램은 D램 시장의 가장 중요한 축으로 부상했습니다. 시장조사기관 IHS마킷에 따르면, 지난해 전체 D램 시장에서 서버용이 차지하는 비중은 28%였지만, 오는 2023년에는 무려 50%가 넘을 전망입니다. 성장이 정체된 PC D램과 스마트폰 신제품 출시에 따른 수요 격차가 큰 모바일 D램을 서버 D램이 앞지르며 D램 시장을 장악하게 된 셈입니다.

해외 유수 데이터센터 업체들은 SK하이닉스, 삼성전자 등 우리 반도체업계에 고스펙 서버 D램 생산을 요청해올 정도로 프리미엄 D램에 목말라합니다. 고사양 D램일수록 처리속도가 빠르고, 소비전력도 낮기 때문입니다. 반도체 업계에서 ‘저전력’은 가장 중요한 키워드라 해도 과언이 아닌데요. 특히 서버 D램에서는 저전력 스펙이 1순위로 다뤄집니다. 스마트폰 업체들이 D램 가격을 비싼 부품으로 생각해 가격을 낮추려 협상한다면, 데이터센터 업체들은 저전력 고사양 D램을 ‘투자’의 개념으로 접근한다고 합니다. 전기료를 비롯해 천문학적인 유지비가 들어가는 데이터센터 운영에 있어 초고사양 D램은 유지비용을 줄여주는 핵심 조건이기 때문입니다.

D램익스체인지에 따르면, 2020년까지 전 세계적으로 10곳이 넘는 데이터센터가 건립될 예정입니다. 이 가운데 80%는 북미 지역에 세워질 전망이며, 중국 역시 정부의 강한 드라이브로 데이터센터 설립에 적극적이죠.

▲ 옵테인 DC 퍼시스턴트 메모리 (출처: Intel)

한편 서버 D램 시장은 인텔의 야심으로 또 다른 지각변동을 앞두고 있습니다. 1980년대 초 일본에 밀려 D램을 포기한 후 CPU에 집중해온 인텔이 40여 년 만에 D램 시장에 본격 귀환했기 때문입니다. 최근 인텔은 D램과 플래시의 장점을 결합한 옵태인 DC 퍼시스턴트 메모리(Optane DC Persistent Memory)를 공개했는데요. 여기서 짚어볼 대목은 인텔의 CPU와 메모리를 향한 ‘빅 픽처’입니다.

인텔의 옵태인 메모리는 D램보다 속도가 느리기 때문에 아직 성능 면에서는 위협이 되지 않습니다. 하지만 인텔이 독자 개발한 3D 크로스포인트 메모리를 기반으로 한 ‘옵태인’메모리가 이번에 인텔이 출시한 서버용 CPU에서 처음으로 본격 지원된다는 점을 주목해야 합니다. 서버 CPU 시장의 90% 이상을 점유한 인텔이 독점적 위상을 십분 활용해 CPU와 ‘옵태인’ 메모리를 묶어 팔기 시작한다면 시장의 판도가 달라질 수 있기 때문입니다.

메모리반도체 슈퍼 호황을 이끌었던 서버용 D램 가격이 예상보다 가파르게 하락한 상황에서 인텔발(發) 수요 회복 시그널이 감지되고 있습니다. 이를 반등의 기회로 삼아 우리 반도체 업계 역시 장밋빛 호황을 맞이할 수 있을지 기대됩니다. 또 한편으로는 인텔의 메모리에 대한 야심에 긴장하며 발 빠른 대응책을 마련해야 할 것입니다.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

CMOS 이미지센서(CIS) 르네상스… 멀티카메라 넘어 AI까지

장은지 기자 — Wed, 27 Mar 2019 15:00:00 +0000

스마트폰의 ‘눈’ CMOS 이미지센서(CIS)의 르네상스가 도래했습니다. 스마트폰 1대에 카메라 5개 이상이 들어가는 시나리오가 어느새 현실이 되었습니다. 지난해 화웨이가 세계 최초로 후면 트리플 카메라를 포함해 총 4대의 카메라를 장착한 ‘P20프로’를 출시했고 이어 삼성전자, LG전자가 전·후면을 합쳐 ‘펜타(5개)’ 카메라를 선보였습니다. 올해는 카메라가 무려 6개 달린 스마트폰이 나오기도 했죠. 이에 따라 이미지센서의 수요도 폭발적으로 급증하면서 첨단기술을 확보하기 위한 경쟁이 더욱 치열해지고 있습니다.

멀티카메라 전성시대, 물리적 한계를 뛰어넘어라

이미지센서는 쉽게 말해 카메라의 필름 역할을 하는 반도체를 뜻합니다. 피사체 정보를 읽어 전기적인 영상신호로 변환하기 때문에 카메라의 ‘필름’으로 비유되곤 합니다. 렌즈를 통해 들어온 빛을 전기적 디지털 신호로 변환해주기 때문에 우리가 스마트폰으로 사진을 찍은 후 바로 화면에서 사진을 확인하거나 삭제할 수 있는 것이죠.

최신 스마트폰을 살 때 가장 중요하게 보는 스펙은 카메라 기능이죠. 소비자들의 기대수준도 연일 높아지고 있습니다. 특히 최근 스마트폰의 트렌드는 ‘홀 디스플레이(hole-in display)’, ‘노치 디스플레이(notch-display)’ 등으로 화면 크기를 최대한 늘리는 디자인이 대세입니다. 이를 위해선 카메라 모듈의 크기를 가능한 줄여야 합니다. 이미지센서도 작아져야 하고, 픽셀 크기도 줄어들어야 합니다. 현재 업계에서 양산되고 있는 2000만 화소 이미지 센서의 경우, 빛을 담는 2000만개의 픽셀이 들어갑니다. 업계는 픽셀 크기를 1.0㎛(마이크로미터)까지 줄였고 2020년 이후에는 0.9㎛를 목표로 하고 있습니다.

여기서 픽셀이란 CIS를 구성하는 셀 단위를 말합니다. 각 픽셀은 받은 빛의 세기만큼 전기적 신호를 내보내고 이 전기신호는 R(레드) G(그린) B(블루)로 출력됩니다. 이 RGB가 조합돼 디지털 이미지가 형성되는 것이죠. 이미지센서 성능의 차이는 얼마나 많은 신호를 담아내느냐에 좌우됩니다. 따라서 픽셀 단위 크기에서 받을 수 있는 신호의 양을 늘리는 것이 업계의 과제인데요. 화소수를 늘리기 위해 칩 크기를 키울 수는 없기에, 칩 크기를 줄이면서도 고화질의 카메라 성능은 그대로 유지해야 하는 기술이 요구됩니다.

동일한 화소 수의 센서 모듈을 더 작게 만들기 위해서는 화소의 크기를 줄여야 하지만 화소 크기가 작아지면 흡수하는 빛의 양이 감소해 화질이 떨어집니다. 더 작아진 픽셀로도 이전 세대의 큰 픽셀 수준의 성능이 가능하도록, 물리적 한계를 뛰어넘어야 했죠. 이에 업계는 각 픽셀을 서로 격리시켜 간섭 현상을 최소화하는 ‘아이소셀(ISOCELL)’ 공정 기술을 적용해 빛의 손실을 줄이는 데 성공하기도 했습니다.

D램부터 AI까지, 첨단기술 확보 전쟁 불붙었다

▲ 2Gb LPDDR4 D램을 적층하여 만든 CMOS 이미지센서 (출처: 삼성전자)

더 작은 첨단 카메라를 위한 기술 혁신은 계속되고 있습니다. 이미지센서에 메모리반도체 기술을 접목, D램을 탑재하는 기술도 나왔습니다. 기존 센서 하단에 D램을 탑재한 ‘3 Stack’ 구조로 데이터 전송 속도를 획기적으로 높인 기술입니다. 이미지센서에서 AP(애플리케이션 프로세서)로 이어지는 데이터 전송 과정 중간에 D램이 들어가 처리속도를 높이는 역할을 합니다. 방대한 프레임 데이터를 D램에 저장해 왜곡 없는 고속촬영이 가능하죠. 이를 통한 고속 카메라는 일상생활뿐 아니라 스포츠나 자동차 분야에서 수요가 급증하고 있습니다. 특히 빠른 차의 움직임을 잡아내야 하는 ‘오토모티브’에서 활용도가 높은데요. 자율주행차 시대가 성큼 다가오면서 전장 분야 이미지센서 수요는 더욱 급격히 늘고 있는 추세입니다. 2023년 구현될 레벨4 이상 자율주행차에는 10개 이상의 카메라가 들어간다고 합니다.

▲ LG이노텍이 개발한 3D센서인 ToF모듈 (출처: LG이노텍)

첨단센서도 각축을 벌이고 있습니다. 애플과 삼성전자, LG전자, 화웨이, 노키아 등 글로벌 스마트폰 제조사들도 앞다퉈 3D센서를 탑재하고 있죠. 3D센서의 강점은 얼굴이나 손 등의 형상과 움직임을 감지해 특정 명령을 수행하기 때문에 화면을 터치하지 않고도 조작할 수 있다는 점입니다. 특히 물체에서 반사된 광원의 시간을 측정, 거리 분석으로 입체적인 인식이 가능한 ToF(Time of Flight) 센서가 대세로 자리 잡았습니다.

▲LG전자 G8 씽큐 (출처: LG전자)

ToF는 피사체를 향해 발사한 빛이 튕겨져 돌아오는 시간으로 거리를 계산해 사물의 입체감과 공간 정보, 움직임 등을 인식하는 최첨단 3D 센서입니다. 2017년 애플이 출시한 아이폰X의 3D센서 트루뎁스 카메라에는 SL(Structured Light) 방식이 적용되었으나, ToF보다 측정 거리가 짧다는 한계가 있었죠. 현재 대부분의 스마트폰 제조사들이 SL 방식의 한계를 뛰어넘은 ToF를 최신 모델에 적용하고 있습니다. ToF는 생체 인증이나 동작 인식, 증강현실(AR), 가상현실(VR) 기능 등을 구현할 수 있습니다. 얼굴을 인식하고 자신만의 아바타를 만들거나 주변 환경의 입체구조를 인식해 AR과 VR 콘텐츠에 활용됩니다.

또한 빛이 부족한 상황에서도 사물을 정확하게 인지할 수 있도록 IR(적외선) 영역을 통합하는 RGB+IR 센서와 동작을 인식하는 비전센서 개발도 활발합니다. 대표적으로 DVS(Dynamic Vision Sensor)는 빛의 변화량에 반응하는 이벤트(Event) 기반 초고속 모션센서로 위치 변화만 감지하는 기술입니다. 움직임만 포착하고 사람의 얼굴은 나오지 않기 때문에 사생활 보호에 강점이 있어 감시 및 구조카메라와 가상현실(VR), 자율주행, 동작인식과 위험감지 기술 등 다양한 분야에서 활용됩니다.

미래를 향한 반도체 업계의 궁극적 목표는 AI(인공지능) 센서입니다. 5억 7600만 화소에 달하는 인간의 눈을 넘어서는 기술을 만들겠다는 것이죠. 사람이 잘 보지 못하는 어두운 밤에도 전방의 장애물이나 사람의 움직임을 인지할 수 있고, 자율주행이 가능하도록 위치 변화와 관심지역(ROI·Region Of Interest)을 실시간으로 감지해 처리하는 기술에 주목하고 있습니다. 빛이 거의 없는 어둠에서도 고속의 움직임을 감지하는 이미지센서를 만들면 특히 자율주행 분야에서 획기적인 기술 진보가 가능해 업계의 연구가 이어지고 있습니다.

스마트폰은 매우 빠른 속도로 듀얼카메라에서 트리플 카메라, 쿼드러플 카메라로 진화해왔습니다. 이 같은 개발 속도라면 한 사람이 보유한 카메라가 20대가 넘을 것이라고 업계는 관측합니다. 각종 IT 제품을 비롯해 앞으로 상용화될 자율주행차 등을 고려하면 앞으로 이미지센서에 대한 수요는 끊임없이 늘어날 전망입니다.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

빅데이터 AI를 위한 선택의 순간! 3色 뉴메모리 #P램 #STT-M램 #Re램

장은지 기자 — Wed, 13 Feb 2019 15:00:00 +0000

빅데이터와 인공지능(AI), 5G 등 최근 가장 중요한 기술혁신은 필연적으로 새로운 메모리반도체의 등장을 재촉하고 있습니다. 미세화의 한계를 극복하는 ‘비욘드(Beyond) 무어(Moore’s law)’에 대한 고민이기도 합니다. 기존 D램과 플래시 메모리의 한계를 뛰어넘는 ‘뉴메모리’의 대표 선수들을 짚어봅니다.

속도 빠른 비휘발성 메모리, 뉴메모리가 뜬다

반도체 업계가 지난 20여 년간 연구개발 끝에 가능성이 높다고 판단한 뉴메모리로는 상변화메모리 (Phase change Random Access Memory, PRAM), 스핀주입자화반전메모리(STT-M램), Re램(Resistive Random Access Memory) 등으로 요약됩니다. 비휘발성과 고속성을 모두 갖춰, 주기억 장치의 역할과 저장장치의 역할을 동시에 수행할 수 있습니다. 이 때문에 메모리와 스토리지를 융합하는 새로운 컴퓨터 시스템 구조를 앞당길 것이란 기대를 받고 있기도 합니다.

메모리는 크게 전하(Charge based)과 저항 기반(Resistance based) 소자로 분류합니다. 기존 메모리들은 전하 기반의 소자들이며, 반도체 업계가 개발 중인 뉴메모리는 대부분 저항 기반 소자입니다. 전하 기반 소자의 대표격인 D램과 플래시에 비해 저항 기반인 뉴메모리는 비휘발성 확보에 강점이 있습니다. 속도는 빠르지만 비휘발성을 갖지 못한 D램과 비휘발성은 갖췄지만 속도가 느린 플래시의 한계를 뛰어넘을 수 있어 ‘뉴메모리’로 불립니다. STT-M램과 P램도 높고 낮은 두 가지 저항 상태를 데이터 0과 1로 표현하므로 넓은 의미에서 보면 저항(R) 메모리라 할 수 있습니다.

#1. 상변화메모리 (Phase change Random Access Memory, PRAM)

▲ 차세대 메모리 기술 ‘3D 크로스포인트’를 이미지로 형상화한 사진. (출처: Intel)

가장 먼저 양산 가능성을 보여줬던 선발주자는 P램입니다. 인텔(Intel)이 야심차게 개발한 3D 크로스포인트 기술도 P램의 일종입니다. 2015년 7월 인텔과 마이크론(Micron)은 3D 크로스포인트 메모리(3D X-Point Memory)를 발표했습니다. 낸드플래시보다 1000배 빠르고, D램보다 10배의 용량을 갖는다는 신개념 소자의 등장에 업계는 긴장했습니다.

여기서 P램이란 물질의 상(Phase, 相) 변화를 이용해 데이터를 저장하는 메모리 반도체입니다. 물질의 상이 비정질 상태 (Amorphous phase)와 결정질 상태 (Crystalline phase)로 변화될 때 전기적 특성 변화를 이용하여 메모리 반도체의 기본 동작인 ‘1’또는 ‘0’ (SET 또는 RESET)을 구현하는 것입니다.

기본적인 구조는 외부에서 전압을 가할 두 개의 전극(Top-, Bottom- electrode) 사이에 Heater 역할을 하는 레이어(layer)와 상변화 물질을 포함하고 있습니다. 이 상변화 물질은 주변 조건에 따라 결정질 또는 비정질 상태로 존재하게 되는데, 결정질 상태에서는 원자가 규칙으로 배열되기 때문에 상대적으로 전자가 이동하기 용이합니다. 즉, 저항이 작아서 전기 전도도가 좋은 상태가 되는 것이죠. 반면에 비정질 상태에서는 원자가 불규칙적으로 배열되어 있기 때문에 전자가 이동하는데 상대적으로 어려움이 있어 저항이 높고 전기전도도가 좋지 않은 상황이 됩니다.

이렇게 물질의 상태에 따른 특성 차이를 이용해, P램 소자의 전극에 짧은 시간 동안 높은 전압을 걸면, 상변화 물질의 온도가 급격하게 올라갑니다. 열에너지에 의해 불안정한 상태가 되어 원자구조가 불규칙적으로 변화되므로 물질의 상태가 결정질 상태에서 비정질 상태로 변하게 되는 RESET이 됩니다. 반면 긴 시간 동안 낮은 전압을 걸면, 적당한 온도가 물질에 가해져 마치 어닐링 (annealing)을 통해 원자구조를 규칙적으로 만드는 것과 같이 됩니다. 즉, 물질의 상태가 비정질 상태에서 결정질 상태로 변하는 SET 상태가 됩니다. 이와 같은 물질 상태 변화를 통해 메모리 반도체의 ‘0 (RESET)’ or ‘1 (SET)’ 상태를 구현하는 원리입니다.

빠른 쓰기(SET 및 RESET) 특성을 가지며, 차세대 메모리 및 뇌신경모방(neuromorphic) 단위소자로의 응용 가능성이 큰 기술로도 연구개발이 이뤄지고 있습니다. 다만 이 기술이 향후 보다 높은 경쟁력을 가지기 위해서는 RESET 전류 감소, SET 속도 증가, 저항 드리프트 감소, 쓰기 내구성 개선 등의 숙제가 남아있습니다. 특히 소자의 크기가 감소할수록 셀(Cell) 간의 열 간섭(Cross-talk) 문제가 관건입니다. 인접 셀간의 열 간섭을 최소화시키기 위한 열차폐 방법이 다각도로 연구되고 있습니다. 3차원 적층 구조의 3D Xpoint memory와 같은 고집적, 다층 적층형 상변화 메모리 기술로 갈수록 열차폐 문제의 중요성이 커질 것이라는 게 업계의 과제입니다.

#2. 스핀주입자화반전메모리(Spin Transfer Torque-Magnetic RAM, STT-M RAM)

MRAM(Magnetic Random Access Memory)은 자기저항(Magnetoresistance)이라는 양자역학적 효과를 이용한 소자입니다. 쉽게 말해 몇 십 나노미터 정도의 작은 자석의 N극과 S극이 어느 방향인지를 이용해 정보를 기억합니다. 전원이 꺼져도 기록된 정보가 지워지지 않는 비휘발 특성을 갖습니다. D램급의 고속동작이 가능한 반면, 전력소모가 적고 무한대의 기록 및 재생 능력이 강점입니다.

특히 업계에서는 스핀전달토크(Spin Transfer Torque, STT) 방식이 활발히 연구개발 되고 있습니다. STT 방식은 자성체에 직접 전류를 주입하면, 주입된 전자가 가진 스핀이 자성체를 구성하고 있는 스핀에 전달돼, 자성체 스핀의 방향을 조정할 수 있는 물리현상을 원리로 합니다. 소자크기가 작아질수록 요구되는 전류밀도가 적어져 고집적화에도 유리합니다.

STT-MRAM을 두고 SK하이닉스와 삼성전자, 도시바, IBM 등 세계 주요 반도체 회사들이 치열하게 개발 경쟁을 벌이고 있습니다. 삼성전자의 경우 파운드리 분야에 먼저 M램을 접목했습니다. 시스템온칩(SoC)과 마이크로컨트롤러(MCU)에 M램 임베디드 메모리 기술을 활용하고 있습니다. STT-M램은 D램을 대체하기에 적합하다는 평가입니다. D램 제조에서 사용되는 장비의 약 90%는 STT-M램공정에서도 활용이 가능해 제조 공정이 유사하다는 제조 상의 이점도 있습니다. 또한 D램의 속도에 근접한 고속의 Read/Write 동작이 가능하면서, 전원이 꺼져도 데이터가 저장되는 비휘발성 메모리의 특성을 동시에 가지고 있기 때문에, D램과 낸드플래시의 장점을 취한 신규 메모리로도 활용이 가능합니다. 다만 메모리 셀 간의 magnetic 간섭으로 인한 집적화의 문제와 소자 소형화라는 문제점은 개선해야 할 부분입니다.

#3. 저항변화메모리 (Resistive Random Access Memory, Re RAM)

Re램은 저항차를 이용한 메모리소자를 말합니다. 두 개의 금속전극 사이에 절연막을 삽입한 간단한 구조가 강점입니다. 전기적 신호에 따라 저항이 크게 변화하는 원리를 이용했습니다. 저항이 큰 부도체에 높은 전압을 가하면 전류가 흐르는 통로(Filament)가 형성되고 저항이 작은 도체 상태로 바뀌는 특성을 이용, 데이터를 저장한다. 통로가 생성되면 전압을 통해 생성된 통로를 제어합니다. Re램의 일반적인 구조는 Top electrode(상부 전극)와 하부 전극 사이에 부도체(高저항)인 Metal oxide(메탈 옥사이드)를 가지는 형태인데 동작 원리는 다음과 같습니다.

먼저 상부전극에 큰 positive(양) 전압을 걸면, 메탈옥사이드에 있는 산소(Oxygen) 원자가 이온화되어 음전하가 됩니다. 이후 양전극인 상부전극 쪽으로 이동하면, 산소가 빠져나간 자리에 산소결함(Oxygen vacancy) 이 생기게 됩니다. 이 산소 결함이 필라멘트 형태로 두 전극 사이에 전류가 흐를 수 있도록 낮은 저항 상태가 됩니다(ON-state, SET). 만약 상부전극에 negative(음) 전압을 걸면 산소 가스(Oxygen gas)가 다시 메탈옥사이드의 산소결함 영역으로 이동해 저항이 커지면서 필라멘트가 끊어집니다 (OFF-state, RESET). 이 상태에서 인가된 전압을 차단하면 저항이 커서 전류가 흐를 수 없는 상태로 멈춰 있게 되므로 비휘발성 특성을 갖는 메모리로 동작하게 되는 원리입니다.

Re램의 경우 플래시 메모리보다 프로그램 동작이 100배 이상 빠르고 5V 이하의 낮은 전압에서 동작이 가능합니다. 이론적으로는 차세대 메모리 소자로 손색이 없다는 평가를 받습니다. 5V 이하의 낮은 동작 전압 특성, 10년의 우수한 리텐션, 플렉시블 소자로의 응용 가능성 등이 매력입니다. 하지만 저항변화 물질 최적화 등이 선결과제로 지적되고 있습니다.

소비자의 니즈에 따라 기술이 고도화되면서, 4차산업혁명 시대를 선점할 핵심 Key로 뉴메모리가 급부상하고 있습니다. 이에 발맞춰 반도체 업계는 새로운 경쟁력을 갖추기 위해 앞다퉈 뉴메모리 개발에 박차를 가하고 있습니다. 과연 미래 반도체 기술 패권은 누가 쥐게 될지 지켜볼 일입니다.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

차세대 반도체의 미래, EUV 기술혁신에 달렸다

장은지 기자 — Tue, 01 Jan 2019 15:00:00 +0000

지난 19일 SK하이닉스가 이천 본사에서 메모리 반도체 신공장인 ‘M16’ 기공식을 가졌습니다. ‘M16’은 차세대 노광장비인 EUV(극자외선, Extreme Ultra Violet) 전용 공간이 별도로 조성되는 최첨단 반도체 공장입니다. 이곳은 앞으로 SK하이닉스의 미래 성장 기반 역할을 하게 됩니다. 이석희 SK하이닉스 대표이사 사장은 “M16은 또 다른 도약을 알리는 출발선”이라며 “세계 최초, 최첨단 인프라에 걸맞은 혁신과 기술로 새로운 미래를 만들겠다”라고 강조했습니다. 이처럼 SK하이닉스가 M16에서 미래를 만들겠다고 한 이유는 EUV 공정이 차세대 D램의 키를 쥐고 있기 때문입니다. EUV 활용 양산은 반도체 미세화(Scaling)의 가장 큰 ‘변곡점’으로 꼽히고 있습니다.

“무어의 법칙도 끝났다” 한계에 직면한 반도체 미세화

▲ 지난해 12월 19일 이천 본사에서 열린 ‘M16 기공식’ 현장. 이천 본사 내 5만 3천㎡ 부지에 들어서는 M16은 차세대 노광장비인 EUV 전용 공간이 별도로 조성되는 등 최첨단 반도체 공장으로서 SK하이닉스의 미래 성장 기반으로 활용될 예정이다.

10나노대에 접어든 반도체 미세화에서는 기존의 ‘멀티 패터닝’을 쓸 수 없습니다. 10나노급부터는 기존 노광기술(ArF)이 한계를 드러냈기 때문입니다. 반도체 업계를 지배해온 ‘무어의 법칙(Moore’s Law)’이 역사 속으로 사라진 이유입니다. 18개월마다 반도체 집적도가 두 배씩 증가한다는 ‘무어의 법칙’이 유효하지 않은 것은 포토 공정의 난이도가 높아졌기 때문이죠.

반도체를 만들려면 웨이퍼 위에 얇고 강력한 레이저 빛으로 초미세 회로를 그리는 포토 공정을 거쳐야 합니다. 웨이퍼 위에 전자 회로를 (사진 찍어내듯) 그린다고 해 ‘포토’라는 이름이 붙여졌습니다. ‘포토리소그래피(Photolithography)’는 원하는 회로설계를 유리판 위에 금속 패턴으로 만들어 놓은 마스크(mask)라는 원판에 빛을 쬐어 생기는 그림자를 웨이퍼 상에 전사시켜 복사하는 기술을 말합니다. 반도체의 제조 공정에서 설계된 패턴을 웨이퍼 상에 형성하는 가장 중요한 공정입니다. 쉽게 말해 얼마나 미세하게 회로 패턴을 그리는가에 반도체의 미래가 달려있는 셈입니다.

반도체 회로를 구성하는 트랜지스터 소자의 선폭(gate length, 게이트 폭)을 줄이는 ‘미세화’는 그동안 업계의 지상과제였습니다. 트랜지스터에서 게이트는 말 그대로 전류의 흐름을 조절하는 문 역할을 하는데, 문의 폭을 줄일수록 전자의 이동량이 많아져 회로의 동작 속도가 빨라지는 것을 의미합니다.

그동안 반도체 노광 장비는 개구수(numerical aperture, NA)가 높은 큰 렌즈를 사용하거나, 파장이 짧은 빛을 광원으로 사용하며 발전해왔습니다. 그러다 30나노대 이하로 게이트 선폭이 줄어들면서 기존 액침 ArF 노광 장비의 패터닝 능력이 한계에 다다랐습니다. 18나노 D램까지는 멀티패터닝 방식을 썼지만 추가 공정이 발생하고 생산성은 떨어지며 재료비는 늘고 결국 원가가 높아지는 문제점을 노출했습니다. 공정수가 500~600개에 달할 정도로 한계에 직면한 것이죠. 이를 해결하려면 파장이 짧은 빛을 활용해 더욱 ‘얇은 붓’으로 미세하게 회로를 그리는 수밖에 없습니다.

EUV, 구원투수로 떠오르다

▲ ASML의 EUV 노광장비 (출처: ASML)

이에 따라 반도체 업계는 10나노급 공정으로 들어가기 위해 EUV라는 새로운 반도체 리소그래피(노광)를 준비해왔습니다. EUV 장비는 네덜란드의 ASML이 독점 생산하는데 장비 1대당 1000억~1500억 원에 달합니다. EUV는 빛의 파장이 13.5nm로 기존 ArF (193nm)보다 작아 더 미세한 반도체 회로를 만들 수 있습니다. 패터닝을 단순화해 공정 스텝수를 줄일 수 있어 현재로서 유일한 ‘돌파구’로 평가받고 있습니다. EUV는 현재 쓰이고 있는 쿼드러플 패터닝(Quadruple Patterning Technique, QPT) 등 멀티패터닝에 비해서 제조 시간을 단축시킬 수 있다는 강점이 있습니다.

다만 D램 등에 EUV를 적용하는 것은 매우 까다롭고 난이도가 높은 공정입니다. 처음 도전하는 EUV 활용 D램 양산 수율이 얼마나 나오게 될지 업계가 촉각을 곤두세우고 있는 것도 이 때문입니다. 우선 D램에서는 2020년 10나노 중후반 이하에서 부분적으로 EUV가 사용될 것으로 관측됩니다.

EUV 공정의 기술적 난제 해결이 관건

업계의 과제는 EUV 공정의 기술적 난제 해결입니다. 제조 공정상의 기술적 난제가 많아 양산 수율을 확보할 수 있는 기술 진보가 필요한 상황입니다. EUV는 기체를 포함한 대부분의 물질에 흡수되는 독특한 특성이 있습니다. 새로운 마스크와 감광제, 광학계 등 노광공정 전 영역에 걸쳐 신기술 개발이 선행돼야 합니다. 결함이 없는 마스크 제조와 새로운 마스크 검사장치 개발도 필요합니다.

시간당 찍어낼 수 있는 웨이퍼 수도 늘려야 합니다. 업계의 고민도 여기에 있습니다. ASML은 지난해 125장 이상의 시간당 웨이퍼 생산량 (wafer per hour, WPH)을 달성했고, 내년에 155장을 목표로 하고 있습니다. 광원 출력의 경우 D램 제조사의 시험 테스트 결과 최대 250W까지 확보한 것으로 알려졌습니다. ASML로부터 장비를 사들여 공정 개발에 착수한 반도체 제조사들도 제반 장비 개발 및 시험 테스트에 한창입니다. 업계에서는 현재 개발 중인 0.33NA보다 높은 0.55NA의 high-NA 공정을 차세대 노광 기술로 연구를 진행 중입니다.

반도체 업계 관계자는 “EUV 노광 기술의 양산 성공을 위해서는 노광기 내부 하드웨어, 광원, 감광제, 펠리클 뿐만 아니라 무결함의 EUV 마스크를 제작하는 기술이 필수적”이라며 “EUV 마스크 내의 결함을 검사하기 위한 여러 기술들에 대한 연구 개발이 이뤄지고 있고 해상력 개선을 위해서는 보다 짧은 파장의 광원 사용 및 보다 높은 개구수(NA)를 확보해야 한다”라고 강조했습니다.

업계는 나아가 EUV 공정을 통해 3나노까지 반도체 생산이 가능할 것으로 보고 있습니다. 동시에 미래를 위해 차차세대 기술도 준비 중입니다. ‘Beyond extreme ultraviolet(BEUV)’는 EUV의 13.5 nm 파장보다 더욱 짧은 6.7 nm의 파장을 통해 더욱 미세한 패턴을 구현합니다. BEUV는 EUV와 마찬가지로 모든 물질에 흡수되는 특성을 가지고 있습니다. 6.7nm 파장에서 달라지는 특성을 감안, 새로운 BEUV용 마스크와 흡수체 물질 개발 등도 이뤄지고 있습니다.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

3D에서 4D로 진화한 낸드플래시의 ‘혁신’

장은지 기자 — Mon, 03 Dec 2018 15:00:00 +0000

3차원을 뜻하는 3D 낸드플래시가 4D로 진화했습니다. SK하이닉스는 최근 세계 최초로 4D 낸드 구조의 96단 512Gbit TLC(Triple Level Cell) 낸드플래시 개발에 성공해 연내 초 양산에 진입한다고 밝혔습니다. 128단부터 향후 200단 이상의 차세대 로드맵에서도 4D 기술을 적용할 계획이라고 하는데요. 업계 최고의 성능과 생산성을 갖춘 96단 512Gbit 4D 낸드의 핵심 기술에 대해 알아보도록 하겠습니다.

4D 낸드플래시 개발의 일등공신, PUC

SK하이닉스가 ‘4D 낸드플래시’란 이름을 붙인 이유는 기존 3D 낸드의 CTF(Charge Trap Flash) 구조에 PUC(Peripheral Under Cell) 기술을 결합했기 때문입니다. 셀 작동을 관장하는 주변부(peri) 회로를 셀 아래로 옮겨 면적을 줄인 것이죠. 아파트 옥외주차장을 지하주차장으로 구조변경해 공간의 효율성을 높인 셈입니다. 반도체 업계의 지상과제인 면적 문제를 해결해 생산 효율(단위 웨이퍼당 생산가능 칩의 수)을 높이기 위해서입니다.

▲SK하이닉스는 셀 옆에 붙어있던 주변회로(Peri)를 셀 아래로 배치해 공간 효율성을 확보했다.

여기서 주변부(peri) 회로란 데이터를 저장하는 셀들을 선택하고 컨트롤하는 역할을 하는 로직(Logic) 회로를 뜻합니다. 주로 Row와 Column Decoder, Sense Amplifier와 컨트롤러 회로 등을 의미하는데요. ‘주변부’라 불리지만 메모리 제품에서 반드시 필요한 영역으로, 통상 전체 메모리 제품에서 20~30%의 큰 면적을 차지한답니다. SK하이닉스에 따르면, 이 제품은 72단 512Gbit 3D 낸드보다 칩 사이즈는 30% 이상 줄었고, 웨이퍼(Wafer) 당 비트(bit) 생산은 1.5배 향상됐습니다. 동시 처리 가능한 데이터는 업계 최고 수준인 64KByte로 2배 늘었죠. 작은 사이즈 덕에 스마트폰용 모바일 패키지에도 탑재가 가능합니다. 4D 낸드 1개로 기존 256Gbit 3D 낸드 2개를 대체할 수 있게 됐습니다.

이 같은 혁신을 가능하게 한 PUC 기술은 면적을 줄여 생산효율을 높이기 위한 돌파구입니다. 현재 SK하이닉스를 비롯해 경쟁사인 미국 마이크론은 이를 ‘CMOS Under the Array (CUA)’로, 삼성전자는 ‘Core Over Periphery (COP)’로 부르며 개발 중입니다.

이처럼 반도체 업계가 낸드플래시를 3D로 쌓아올리고, 이제는 아래 면적까지 활용해 4D로 나아가려는 이유는 생산효율을 확보하면서 저장용량을 높이는 일이 매우 어렵기 때문입니다. 3차원 구조의 3D 낸드플래시 기술은 회로 선폭을 줄여 집적도를 높여온 기존의 2D 낸드 기술이 10나노대에서 막히면서 탈출구로 나온 해법이었죠. 반도체를 아파트처럼 쌓아올려 집적도를 높이고 저장 용량을 늘린 것입니다.

2D 낸드 vs 3D 낸드 기술의 차이점은?

2D 낸드와 3D 낸드의 차이점은 크게 공정, 물질, 소자구조 등 3가지로 요약할 수 있습니다.

▲평면(2D)으로 펼쳤던 셀(cell)을 수직으로 쌓는 기술을 적용한 3D 낸드플래시는 미세공정의 한계를 극복하고 용량을 빠르게 끌어올릴 수 있게 되었다.

먼저 공정 측면에서는 수직 적층이 핵심입니다. 기존 반도체가 1층짜리 주택이라면 96단 3D 낸드는 96층짜리 아파트라고 이해하면 됩니다. 적은 전력으로 동작 속도가 빠르고 수명도 오래가죠. 3차원은 2차원과 비교해 동일한 면적에서 더 많은 셀을 저장할 수 있어 원가절감에 유리하다는 강점이 있습니다.

두 번째로는 사용하는 물질입니다. 전하를 저장하는 게이트 형태를 기존 플로팅게이트(Floating Gate, FG)에서 차지 트랩 플래시(Charge Trap Flash, CTF)로 바꾼 것이 핵심입니다. 기존 플로팅게이트는 ‘폴리실리콘’에 전하를 저장했지만, CTF에서는 ‘나이트라이드’라는 부도체에 전하를 저장합니다. 나이트라이드가 전하를 붙잡고 있는 힘이 강해서 누설전류를 줄이는 장점이 있습니다. 이러한 CTF 기술은 1971년 비휘발성 메모리가 처음 개발된 이래 35년간 상용화에 적용돼온 ‘플로팅 게이트’ 기술의 한계를 극복한 혁신적인 기술로 꼽히고 있습니다.

마지막 세 번째는 ‘소자 구조’입니다. 기존 평면형 구조를 벗어나 3차원의 원통형 적층으로 구조가 바뀌면서 셀을 구성하는 채널도 게이트에 의해 손으로 쥐어싸듯 감싸지는 구조가 됐습니다. 이를 전문용어로 GAA(Gate-All-Around) 구조라고 합니다. 96단 낸드의 경우 먼저 전류가 흐르는 도체와 전류가 흐르지 않는 부도체를 순서대로 각각 96개(도체·부도체 한 쌍이 1단)를 쌓아올립니다. 그다음 통조림 파인애플처럼 위에서 아래로 구멍을 뚫고(에칭 공정), 그 구멍을 측벽부터 순차적으로 셀을 구성하는 물질로 발라 메우는 작업을 합니다.

이렇게 해서 만들어진 원통 셀 하나가 0, 1 이진법으로 표시되는 기억단위 하나가 됩니다. 이러한 셀들이 수억 개 모여서 특정한 저장용량을 가진 하나의 칩이 되는 것이죠.

차세대 기술 개발의 장벽

앞으로 반도체 업계는 적층에 따른 기술적 문제를 해결하는 것이 관건입니다. 기술이 진화한다 해도 양산시 수익을 낼 수 있을 정도로 효율이 받쳐주어야 하기 때문이죠. D램과 마찬가지로 낸드플래시도 경제적 이유로 스케일링(미세화)의 한계가 올 것이며, 이를 극복하는 혁신기술에 낸드플래시의 성패가 달려있다고 합니다.

우선 200단에 근접하게 되면 완전히 새로운 기술적 돌파구가 필요해집니다. 낸드플래시의 스택(stack) 수가 높아지면 스트레스가 증가하는 등 부정적 영향이 발생하기 때문입니다. 200단 근처가 되면 양산시 수익을 내기 어려울 정도가 될 것이란 게 대체적인 전망입니다. 이를 위해 반도체 업계에서는 적층 단수가 올라갈수록 생기는 ‘High Aspect ratio’ 이슈와 그에 따라 쌓아올릴수록 구조가 휘는 문제, 각 층의 천정 높이를 낮춰야 하는 문제 등 여러 기술적 한계를 보완해야 할 것입니다.

이렇듯 혁신기술로 평가받는 96단 4D 낸드플래시 그 이후에도 넘어야 할 장벽이 무수히 존재합니다. 2D에서 3D로, 그리고 지금의 4D에 이르기까지 반도체 기술은 수많은 한계를 극복하며 진화를 거듭해왔습니다. 낸드플래시 업계의 승기는 이 같은 기술적 난제를 가장 먼저 해결하는 기업이 잡을 것으로 전망됩니다.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

뇌에서 찾은 반도체의 미래, 뉴로모픽(Neuromorphic)

장은지 기자 — Tue, 06 Nov 2018 15:00:00 +0000

1제곱 밀리미터에 10억 개의 시냅스를 가진 뇌는 뉴욕 맨해튼보다 훨씬 더 붐빈다고 합니다. 이토록 복잡한 인간의 뇌가 내리는 ‘직관’적인 연산과 판단은 똑똑한 인공지능도 따라잡기 힘든 부분이죠. 최근 이러한 뇌에서 반도체의 미래를 찾는 연구가 화두입니다. 뇌신경구조를 모방해 하드웨어 크기와 전력 소모를 대폭 줄일 수 뉴로모픽(Neuromorphic)입니다.

저전력으로 고도의 연산을 수행하는 ‘뇌’

인간의 뇌는 1000억 개가 넘는 신경세포(뉴런, neuron)가 시냅스(synapse)라는 연결 고리를 통해 다른 뉴런과 서로 신호를 주고받으며 순식간에 정보를 처리하고 저장합니다. 약 1000억 개의 뉴런은 100조 개 이상의 시냅스가 병렬적으로 연결돼 약 20W 수준의 저전력으로도 기억 연산 추론 학습 등을 동시에 수행할 수 있죠. ‘알파고’가 어마어마한 전력을 잡아먹는데 반해 인간의 뇌는 밥 한 그릇 수준인 20W면 복잡한 계산을 수행합니다. 이것이 바로 반도체업계와 공학계가 ‘뇌’ 연구에 역량을 투입하는 이유입니다.

스파게티 가닥처럼 무질서하게 엉켜있는 뇌의 신경돌기는 하나의 뉴런이 여러 뉴런과 접촉하는 구조를 보입니다. 두 개의 뉴런이 접촉하는 지점에 시냅스가 있습니다. 이 시냅스가 뉴런들이 서로 신호를 주고받는 연결지점입니다. 결국 뇌 신경계도 마치 전선처럼 가느다란 가지들로 뉴런들을 배선한 ‘뉴런들의 조립품’이라는 것이 학계의 설명입니다. 시냅스를 통해 한 뉴런이 다른 뉴런에게 신호를 보낼 수 있다면 두 번째 뉴런도 세 번째 뉴런에게 신호를 보낼 수 있고 이 과정은 계속 이어질 수 있습니다. 시냅스로 직접 연결되어 있지 않은 뉴런들도 서로 통신할 수 있는 이유도 이 때문입니다.

신호를 전송하는 뉴런에서 신경전달물질(neurotransmitter)이라는 분자가 분비되면 수신을 하는 뉴런에서 이를 감지해 화학적 메시지가 전달됩니다. 예를 들어 뉴런A가 자극을 받으면 스파이크 형태의 신호가 시냅스를 통해 뉴런B로 전달됩니다. 그리고 스파이크가 일어나 신경전달물질이 분비되면 시냅스가 활성화되고, 시냅스의 반대편에서 수용체는 신경전달물질을 감지하고 마치 전류가 흐르는 것처럼 연결되어 신호가 전달됩니다. 시냅스가 화학신호를 전기신호로 변환하고 그것을 다시 화학신호로 변환하는 과정과 같습니다.

이 과정에서 특정 시냅스를 강화하면 다른 시냅스는 약해지는데, 이는 마치 서로 제한적인 자원을 위해 경쟁하는 것처럼 보입니다. 예를 들어 반복 학습한 내용은 기억이 오래 지속되고, 단기간에 학습한 내용은 금방 잊어버리는 현상과도 같은 이러한 시냅스 가소성(synaptic plasticity) 등 뇌의 고유한 특성들을 기술에 반영하는 것이 핵심입니다.

이처럼 뇌에서 정보를 전달하는 이러한 화학적 시냅스 정보 전달체계는 적은 에너지로도 고도의 병렬 연산을 처리할 수 있어 AI(인공지능)의 key로 떠오르고 있습니다.

인간의 뇌를 모방하다, 뉴로모픽

기존 폰노이만 방식 컴퓨터는 데이터가 입력되면 이를 순차적으로 처리합니다. 폰노이만 방식은 전력소모 한계를 비롯해 패턴 인식, 실시간 인식, 판단 등에서 많은 문제를 노출했습니다. 수치 계산이나 정밀하게 작성된 프로그램을 실행하는 데 탁월하지만, 이미지나 소리를 처리하고 이해하는 데는 효율성이 낮다는 한계가 있습니다. 단적인 예로, 2012년 구글이 공개한 고양이 얼굴 자동인식 소프트웨어를 작동시키는 데는 1만 6000개의 프로세서가 필요할 정도였죠.

돌파구는 인간의 ‘뇌’에 있었습니다. 순차 처리 방식의 컴퓨터가 병렬로 동작하는 인간의 뇌를 모방해 기억과 연산을 대량으로 같이 진행할 수 있도록 하는 것이 뉴로모픽 기술의 핵심인데요.

학자들은 인간의 뇌를 빼닮은 새로운 AI에 눈을 돌렸습니다. 인간의 뇌신경구조를 현재의 반도체 소자 집적회로 기술 기반 하드웨어로 모방하는 것을 뉴로모픽이라고 합니다. 공학자들은 뇌의 신경세포가 스파이크 형태의 신호를 주고받고 시냅스 연결 강도를 조절해 정보를 처리하는 구조가 반도체와 비슷하다는 데 착안했습니다.

기존 컴퓨터가 직관적으로 인식하기 어려운 비정형적인 문자·이미지·음성·영상 등을 뉴로모픽칩은 효율적으로 처리할 수 있기 때문입니다. 반도체기업 등 글로벌 IT업계가 뉴로모픽칩 개발에 뛰어든 것도 뇌 신경망 모방이 궁극의 칩을 만드는 열쇠라고 판단해서입니다. 인공신경망 반도체 소자를 개발하고 이를 뉴로모픽칩까지 발전시킬 경우, 궁극적으로 메모리반도체의 기능과 함께 시스템반도체의 연산 능력까지 갖춘 신개념의 컴퓨팅 시스템을 창출하게 됩니다. 외부에서 명령을 받아들였을 때 사람의 뇌와 같이 동시다발적인 연산과 정보처리가 컴퓨터 칩으로도 가능해지는 것이죠.

뉴로모픽칩이 완성되면 미래 AI는 밥 한 그릇 정도의 적은 에너지원으로도 사람의 뇌처럼 기억과 연산을 동시에 처리하는 초저전력 고성능을 구현합니다. 이 같은 하드웨어 기반 미래형 AI를 소프트웨어 기반의 복잡한 DNN과 구분해 SNN(Spiking Neural Network)이라고 부릅니다.

뉴로모픽, 매력적이지만 결코 쉽지 않은

컴퓨터공학자들은 뉴로모픽 소자 개발을 위해 기존 메모리 소자인 S램, R램, PC램 등을 뜯어보고 있습니다. 메모리(memory)와 저항(resistor)의 합성어인 ‘멤리스터’(Memristor)가 가장 대표적입니다. 뇌에 있는 신경세포와 시냅스처럼 빠르고 효율적으로 정보를 처리하는 차세대 메모리 소자로 주목받고 있습니다.

수십 년간 전 세계 저명한 학자들이 인간 뇌의 능력을 모방하는 컴퓨터 시스템 개발에 매진해왔지만, 현재 기술 수준으로는 인간 두뇌의 5% 정도만 모방할 수 있다고 합니다. 현재 설계 방식으로는 필요한 트랜지스터의 수가 늘어나 반도체 칩의 크기와 전력소모도 크게 증가하기 때문에 한계도 상당합니다. 기존의 방법으로는 수 십 개의 트랜지스터가 필요한 일을 단 한 개의 소자로 대신할 수 있도록 하는 혁신이 필요한 이유입니다.

뉴로모픽 칩의 갈 길은 아직 멀다는 것이 학계의 공통된 의견입니다. 우선 고집적 반도체 칩을 실현해야 합니다. 현재 미국과 유럽을 중심으로 집적회로(IC)의 총면적은 줄이고 메모리 셀의 개수는 늘리는 고집적 신경망 모방회로 및 하드웨어 구조 연구가 진행되고 있습니다.

▲ Intel이 지난 2017년 선보인 테스트용 뉴모로픽칩 Loihi (출처: Intel)

인텔은 지난해 ‘로이히(Loihi)’라는 이름의 테스트용 뉴로모픽칩을 공개했습니다. 아직 실험단계이지만, 뇌 신경망을 모방한 것이죠. 128개의 컴퓨팅 코어로 구성돼 있으며, 각 코어에는 1024개의 인공 뉴런이 있어 13만 개 이상의 뉴런과 1억 3000만 개의 시냅스 연결을 제공합니다. 이는 바닷가재의 뇌보다 조금 더 복잡한 수준이라고 합니다.

▲ IBM이 지난 2014년 개발한 뉴로모픽칩 Truenorth (출처: IBM)

앞서 IBM은 2014년 S램 기술을 활용해 인간의 뇌를 모방한 트루노스(Truenorth)칩을 개발했습니다. 미국 방위고등연구계획국(DARPA)의 시냅스(SyNAPSE) 프로젝트의 일환이었죠. 하지만 이 칩을 활용할 수 있는 학습 등 응용기술이 없고 확장성에 한계가 있어 현재는 이 연구가 중단됐습니다. 전력 소모도 매우 커서 스마트 기기에 탑재해 사용하기는 불가능했습니다.

AI 기술이 하루가 다르게 발전하고 있는 추세이지만, 아직 인간을 완벽히 따라잡은 단계에 미치지는 못했습니다. 뉴로모픽은 인간과 AI의 간극을 바짝 좁혀 더욱 정교해진 IT 기술을 경험해볼 수 있게 될 것입니다. 말하지 않아도 내 생각을 읽는 AI스피커, 의사 수준으로 진단을 내리는 AI, 사람의 개입이 완전히 필요 없는 자율주행차처럼 말이죠.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

미세화는 이제 끝이라고? 4차원 GAA가 뜬다

장은지 기자 — Tue, 02 Oct 2018 15:00:00 +0000

반도체 기술력의 상징이었던 미세화(Scaling) 공정의 끝은 어디일까요? 반도체 발전을 추동해온 ‘무어의 법칙’이 더는 유효하지 않은 격변의 시대, 글로벌 반도체 기업들은 앞다퉈 치열한 생존 방안을 모색하고 있습니다. 미래 시장을 선점을 하기 위해선 지금까지와는 차원이 다른 기술이 필요하기 때문이죠. 반도체 칩의 핵심 소자인 트랜지스터 개발을 위해 4차원 차세대 기술인 ‘게이트 올 어라운드(Gate-All-Around, GAA)’ 구조 연구에 IBM과 인텔 등 대표적 반도체 기업들이 역량을 쏟는 것도 이 때문입니다.

반도체 업계의 차세대 기술, GAA의 등장

GAA는 로직 반도체 업계에서 ‘핀펫(FinFET)’ 다음 차세대로 꼽히는 기술을 말합니다. 현재의 메인스트림 기술인 핀펫이 윗면-앞면-뒷면 등 총 3면을 트랜지스터의 게이트로 쓰는 3차원이라면, GAA는 게이트의 아랫면까지 모두 쓰는 4차원 방식입니다. 업계에서는 14나노~5나노까지 핀펫 기술이 대체적으로 사용되고, 3나노부터 GAA 기술이 적용될 것으로 보고 있습니다.

반도체 회로를 구성하는 트랜지스터 소자의 Gate length를 줄이는 ‘미세화’는 그동안 업계의 지상 과제였습니다. 트랜지스터에서 게이트는 말 그대로 전류의 흐름을 조절하는 문 역할을 합니다. 문의 폭을 줄일수록 전자의 이동량이 많아져 회로의 동작 속도가 빨라지죠. 그러나 gate length를 줄일수록 누설전류가 커지고 단채널 효과(Short Channel effect)가 나타나는 부작용이 늘 문제였습니다. 이를 극복하기 위해 개발된 기술이 3차원 핀펫 공정과 4차원 GAA 구조입니다.

‘미세화 한계’의 구원투수, GAA

트랜지스터는 게이트에 일정 전압 이상을 걸면 게이트 아래에 채널이 형성되고, 이 채널을 통해 소스(Source)에서 드레인(Drain)으로 전자가 흐르며 동작하게 됩니다. 이때 게이트와 채널이 맞닿은 접점이 1차원 (Planar) 구조를 갖는 경우에는 게이트가 채널을 컨트롤할 수 있는 능력이 다차원 구조에 비해 부족하기 때문에 앞서 이야기한 누설전류와 단채널 효과 문제가 심각해집니다.

이를 극복하기 위한 3차원 핀펫 공정은 핀(Fin) 모양의 3D 구조를 적용, 채널의 3면을 게이트가 감싸면서 반도체 성능을 획기적으로 향상시키고 누설전류를 줄였습니다. 여기에서 한 차원 진화한 GAA 구조는 채널의 아랫면까지 모두 감싸 4면에서 게이트가 채널을 컨트롤합니다. 원통형을 앞-뒤-위-아랫면까지 모두 놓치지 않고 감싸 쥐는 듯한 구조라고 보면 쉽습니다.

나아가 업계에서는 유효채널 너비 (effective gate width)를 늘리는 방안도 연구 중입니다. 줄여야 좋은 gate length와 달리 gate width는 커질수록 전류량이 많아져서 반도체 성능이 향상되는데, GAA 구조에서도 여러 개의 채널을 수직으로 적층(stack)하는 방식을 적용하면 유효채널 너비를 늘릴 수 있어 다양한 특허기술들이 속속 나오는 추세입니다. 반도체 업계의 바람대로 아직 가보지 않은 3나노 이후 세대에서는 GAA가 보란 듯이 미세화의 한계를 극복할 수 있을까요?

벨기에 반도체 연구기관인 IMEC의 룩 반덴 호브 최고경영자(CEO)는 새로운 차원의 기술혁신을 통해 ‘미세화’가 계속돼야 한다고 강조했습니다. 그는 지난해 세미콘코리아 기조연설에서 “한가지 확실한 것은 반드시 ‘무어의 법칙’이 지속될 수 있도록 기술의 방향을 바꿔야 한다는 것”이라며 “현재 메인스트림인 핀펫 기술을 넘어 미세화 로드맵이 3나노, 2.5나노, 1.8나노까지 진전될 수 있는 솔루션이 있다고 확신한다”고 말했습니다. 미세화 한계를 돌파하기 위해 구원투수로 등장한 GAA가 열어나갈 새로운 시대를 기대해봅니다.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.