반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(시스템 혹은 세트) 내에서 사용된다. 시스템이 추구하는 바가 그 부품인 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 시스템은 반도체의 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 미래, 앞으로의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다.(필자 주)

지금까지 반도체의 탄생부터 소자의 발전 그리고 컴퓨팅 산업이 앞으로 어떤 방향으로 나아갈 것인지 6편에 걸쳐 살펴봤다. 이번 [반도체의 이해] 마지막 편에서는 다가오는 AI 시대에 반도체 산업은 어떤 방향으로 혁신이 이루어지고 있는지 소개하고자 한다.

모바일의 성장과 SoC의 한계

휴대전화, 디지털 TV 등의 전자제품은 제어 기능을 수행하는 컴퓨터 시스템이 필요하다. 이를 임베디드 시스템(Embedded System)*이라고 하는데, 범용 컴퓨터와는 다른 특정 목적의 컴퓨터 시스템이다. 임베디드 시스템은 반도체 칩으로 연산과 제어를 수행하는데, 단일 칩 시스템(System on Chip, SoC)으로 이루어진 경우가 많다.

* 임베디드 시스템(Embedded System): PC와 달리 미리 정해진 특수한 기능만을 수행하는 내장형 컴퓨팅 시스템. 시스템을 동작시키는 프로그램을 미리 하드웨어에 내장해 제어하는 데, 스마트폰으로 TV를 제어하는 것도 하나의 예이다.

SoC는 여러 기능을 갖춘 블록 기반의 시스템을 하나의 칩으로 만든 것으로, 집적회로에 집약된 컴퓨터나 전자 시스템 부품을 말한다. 이는 CPU, GPU 같은 디지털 신호 처리기, 메모리 블록, 타이밍 발생기, 외부 인터페이스, 아날로그-디지털 변환 회로, 전원 관리 회로 등으로 구조화되어 있다.

* ASB/AHB/APB: SoC 내부 칩의 IP를 어떻게 연결해 데이터를 주고받을 것인가를 약속한 구조를 AMBA(Advanced Microcontroller Bus Architecture)라 한다. AMBA는 3가지 Bus interface로 이뤄진다. ▲ASB(Advanced System Bus)는 프로세서와 메모리 및 고성능 장치를 연결하는 버스 ▲AHB(Advanced High performance Bus)는 ASB 규격보다 더 고성능 프로세서와 메모리를 연결하는 버스 ▲APB(Advanced Peripheral Bus)는 Input/Output 등의 주변 장치를 연결하는 버스로 구성되어 있다.

SoC는 일반적으로 여러 패키지를 조립하는 멀티 칩 시스템보다 소비 전력이 적고 패키지가 단순하며 높은 신뢰성을 갖는다. 그러나 소자 테스트 비용과 초기 개발비가 많이 들어, 생산 물량이 적을 경우 더 비쌀 수밖에 없다.

SoC 방식의 또 다른 문제는 칩을 형성하는 다이(Die)*의 크기가 커질 수밖에 없다는 것이다. 땅 넓이를 더 넓히고, 반도체 전공정을 통해 그 안에 모든 기능을 다 넣어서 만들기 때문이다. 반도체 제조에 있어 다이의 크기가 커지면 한 웨이퍼에 만들 수 있는 칩의 수가 줄어 수익성이 떨어진다. 또, 웨이퍼에 동일 수의 제조 결함이 생긴다는 가정하에 정상 작동하는 칩의 수가 현격히 준다. 수율이 감소하는 것이다. 즉, 수율은 다이의 크기에 반비례해 낮아진다.

* 다이(Die): 패키지 작업을 하기 전, 웨이퍼 상태에서 개별적인 패턴이 구현된 집적회로다. 이후 패키징 작업을 진행하거나, 성능/기능을 설명하는 경우에는 칩(Chip)으로 표현된다.

▲ 다이 크기에 따른 수율 변화

시대가 바뀌며 다양한 전자제품이 출현했다. 반도체 소자의 경우 개인용 컴퓨터가 거의 유일한 거대 시장이었던 과거에는 그 종류가 단순했다. 시장 대부분이 CPU와 메모리 소자 정도로 이루어졌다. 그러나 최근 스마트폰과 같은 모바일 통신 시장이 크게 성장하며, 스마트워치 등의 웨어러블 제품과 자율주행 자동차 등도 반도체 소자의 거대 사용처가 됐다.

이에 따라 소자의 종류도 메모리와 로직(CPU, GPU 등) 외에 통신, 전력 관리, 이미지 센서 등으로 다양해졌다. 이러한 시장의 변화는 반도체 생산에도 영향을 주고 있다. 모바일, 웨어러블 기기는 반도체 칩에 배분할 수 있는 면적이 작다. 때문에 공간적 제약 안에 여러 기능을 집어넣고, 성능을 높여야 하는 요구가 커지고 있는데, 이를 해결하기 위한 전통적인 방법 중 하나가 다양한 기능을 작은 면적 안에 집적하는 SoC였다.

그러나 SoC는 반도체 칩 자체로는 면적이 커지면 비용이 급격히 상승한다는 단점이 있다. 모바일에 맞춰 작아졌지만, 더욱 거세지는 미세화 및 고성능 요구를 모두 만족하는 데 어려움이 있는 것이다.

단일 칩의 한계를 극복하는 칩렛 그리고 FOWLP

SoC의 단점을 극복하는 방법으로 제시된 것이 칩렛(Chiplet) 기술이다. 칩렛은 기존 칩에서 필요한 각각의 기능을 분리해 작은 면적의 칩 조각(칩렛)으로 따로 제조한 후, 후공정 기술을 통해 하나의 패키지로 만드는 방식이다. 시스템을 하나의 큰 칩 안에서 만드는 것(SoC)이 아닌, 작은 칩들을 모아서 하나의 패키지로 만드는 것(System-in-Package, SiP)이다. 칩렛을 포함해 로직, 메모리, 센서 등 다양한 종류의 칩을 하나의 패키지 내에 만드는 기술을 통칭해 ‘이종집적(Heterogeneous Integration)’이라고 부른다.

이종집적은 최근 파운드리* 산업의 비즈니스 영역이 넓어지면서 더욱 주목받고 있다. 이전까지 파운드리의 경쟁력은 앞선 기술 노드*를 신속히 개발해 빠른 소자를 만들고 수율을 높여서 고객사인 팹리스*에 칩을 제때 공급하는 것이었다.

그러나 최근 파운드리의 역할은 단순히 칩을 만드는 것을 넘어 다양한 제품에 맞는 시스템 해법을 제공하는 것으로 넓어졌다. 다시 말해, 제품에 따른 제약(최종 크기, 모양, 실제 사양)을 만족하는 패키징된 시스템을 만들어 주는 것으로 진화하고 있다.

이러한 변화를 처음으로 이끈 것은 TSMC였다. TSMC는 2016년 상용화한 InFO WLP(Integrated Fan Out Wafer Level Package) 기술을 바탕으로 애플의 AP(Application Processor)를 단독으로 생산했다. 이종집적 패키징이 파운드리 사업의 강점이 될 수 있다는 것을 보여준 사례다.

* 파운드리(Foundry): 반도체 산업에서 외부 업체가 설계한 반도체 제품을 위탁받아 생산·공급하는 기업
* 기술 노드(Technology Node): 특정 반도체 공정의 기술 수준을 구분하는 용어로, 보통은 ‘구현 가능한 최소 두께의 회로 선폭 기술’을 의미
* 팹리스(Fabless): 반도체 제품을 직접 생산하지 않고 반도체 설계를 전문적으로 하는 기업

▲ 팬인/팬아웃 웨이퍼 레벨 패키지의 비교

WLP(Wafer Level Package)는 만들어진 웨이퍼를 자르지(Dicing) 않고, 칩 보호 및 방열 역할을 하는 소재로 몰딩(Molding)한 다음, 다이 외부로 전기 신호나 전력를 보내고 받는 배선과 범프(Bump)*를 만드는 패키지 기술이다. 와이어로 신호를 보내지 않아도 되므로 제품의 부피나 두께를 줄일 수 있을 뿐 아니라 증가하는 입출력(Input/Output, I/O) 단자에 대응할 수 있고, 지연 시간도 단축할 수 있는 매우 좋은 방법이다. 또, 패키징 이후 웨이퍼를 자르기에 다이와 패키지의 크기는 동일하게 된다.

반면 범프는 일정량의 금속이 필요하므로 부피와 면적이 클 수밖에 없고, 작은 다이 위에 만들어야 하기에 그 수를 증가하는 데 한계가 있다. 즉, WLP는 I/O 단자가 많아질 수 없어서 칩 간의 대역폭(Bandwidth)이 작다.

* 범프(Bump): 칩(Chip) 회로의 입출력 연결 단자 역할을 하며, 저온에서 녹는 금속으로 만들어진 작은 돌기로, 녹았다가 굳으면서 패키징된 칩을 기판 또는 다른 칩과 전기적으로 연결한다

이와 같이 장단점이 뚜렷한 기존의 WLP를 개량해 단점을 없애고 장점을 극대화한 것이 FOWLP (Fan Out Wafer Level Package) 기술이다. 팬아웃 기술은 I/O 단자 배선을 칩 밖으로 빼는 차세대 패키징 기술이다. 외부에 더 많은 I/O 단자를 배치할 수 있고, 반도체와 메인 기판 사이 배선 길이가 줄어들어 전기적 성능 및 열효율이 높아진다.

대표적인 팬아웃 기술인 TSMC의 InFO*는 다이를 먼저 자른 후 웨이퍼 모양의 틀에 다이를 재배치해 외곽 공간을 확보하고, 몰딩을 진행한 다음 넓어진 면적에 범프를 형성하는 기술이다. 다이에서 범프로 전기 신호를 전달해야 하므로 전기 신호가 갈 수 있는 길은 구리 재배선(ReDistribution Line, RDL)*으로 제조한다. 이렇게 전공정에서 사용하던 것과 비슷한 기술을 활용해 WLP의 작은 두께, 부피의 장점을 살리며 외부로 전기 신호가 나갈 수 있는 길을 많이 만들어 준 것이다.

* InFO(Integrated Fan Out Wafer Level Package): TSMC가 명명한 FOWLP의 기술. RDL 패키징 기법을 적용, 입출력 단자 확대로 칩의 성능/기능을 높였다.
* 재배선(ReDistribution Line, RDL): 웨이퍼 위에 얇은 폴리머층을 깔고 배선을 형성하는 기술. 기판을 쓰지 않아 칩 두께를 줄일 수 있다.

이 패키징 기술로 애플은 얇은 두께와 높은 전기 신호 밀도, 발열 문제를 해결한 최종 반도체 칩을 구현해 아이폰에 적용했다.

InFO 기술의 성공은 파운드리의 사업 영역이 전공정 다이를 생산하여 패키지 회사로 넘기는 것이 아닌 최종 패키지 제품의 문제를 해결해 주는 데까지 넓어졌다는 것을 보여주는 상징적 사건이다. 성능 좋은 반도체 소자를 만들기 위한 기술 노드의 속도가 더뎌지는 상황에서 파운드리 회사의 경쟁력을 나타내는 또 다른 무기가 된 셈이다.

▲ 이종집적 기술의 다양한 예시

현재 이종집적의 경우, 최종 제품에 대한 다양한 고객의 요구를 만족할 수 있는 도구로 많은 후보 기술이 제안되고 있다. ▲2개 이상 다이를 하나의 패키지로 연결한 멀티 칩 패키지 ▲다층 배선의 고분자 기판(Substrate)을 실리콘 기판으로 대체해 여러 개의 다이를 붙이는 실리콘 인터포저(Silicon Interposer)* ▲더 작게 배선된 실리콘 기판을 사용하는 방법인 TSMC의 LSI(Local Silicon Interconnect) ▲인텔의 EMIB(Embedded Multi-die Interconnect Bridge)를 예로 들 수 있다.

* 실리콘 인터포저(Silicon Interposer): 반도체 패키징 기술의 한 부분으로, 고성능 반도체에서 로직 다이와 고대역폭 메모리(HBM)를 연결하는 역할을 한다.

칩렛도 SoC와 같은 하나의 칩으로… 3D SoC

챗GPT로 대표되는 생성형 AI는 반도체 시스템에 또 다른 숙제를 던져줬다. 이와 같은 거대 언어 모델(Large Language Model, LLM)을 다루기 위해서는 엄청난 양의 데이터 학습이 필요하다.

▲ 인터포저를 활용해 GPU와 HBM을 연결한 엔비디아 H100

이를 위해 D램은 대용량 데이터를 큰 대역폭으로 빠르게 GPU에 전달해야 한다. 그래서 D램의 경우, 칩을 쌓고 TSV(Through Silicon Via)로 연결해 대역폭을 늘린 HBM(High Bandwidth Memory)을 사용한다. TSV는 집적회로 칩을 제조하면서 웨이퍼에 구멍을 뚫고 구리 금속 선을 넣어 놓은 뒤 다른 칩 위에 붙이는 공정이다. HBM과 GPU는 큰 대역폭으로 연결하고자 실리콘 인터포저를 이용해 붙인다. 생성형 AI 시대 최대 수혜 제품인 엔비디아(NVIDIA)의 H100은 이와 같은 방법으로 만들어지고 있다.

그러나 이러한 칩렛과 같은 후공정 패키지 기술을 통한 결합은 TSV, RDL 등 웨이퍼 레벨에서 진행된 전공정 SoC 방법에 비해 대역폭이 작을 수밖에 없다. 전공정으로 제조한 집적회로는 실리콘(Si) 웨이퍼 내에서 Si를 채널로 이용해 만들어진 한 층의 소자들을 여러 층의 금속 배선으로 연결하는 방법으로 제조되어 왔다. 금속 배선은 포토리소그래피*와 에칭*으로 패터닝*되므로 매우 높은 밀도의 작은 Via*와 배선을 통해 각각의 기능이 연결된다. I/O를 ㎟당 수백만 개 이상 형성할 수 있다. 그러나 후공정 패키지는 각 칩을 연결하기 위한 I/O의 숫자가 ㎟당 수백 개 정도에 불과하다. 결국 적은 수의 I/O는 칩 간 소통하는 대역폭이 작다는 것을 의미한다.

* 포토리소그래피(Photolithography): 빛을 사용해 웨이퍼 위에 적합한 재료의 미세 패턴 박막을 생성하는 기술
* 에칭(Etching): 식각이라고도 하며, 웨이퍼 위에 새겨진 회로 외부의 불필요한 부분을 깎아내는 공정
* 패터닝(Patterning): 박막을 반복적으로 식각하여 집적회로를 구현하는 패턴을 형성하는 것
* Via: 서로 다른 두 개 이상의 금속층을 연결하는 공정

그런데 만약 칩렛의 많은 I/O 단자가 전공정 칩의 구리(Cu) 배선의 밀도와 비슷해진다면 여러 개의 칩렛을 만들어 붙여도 전공정 패키지와 같은 효과를 얻을 수 있을 것이다. 즉, 3D 적층으로 칩렛을 구성하고, 많은 I/O 단자를 이용해 3차원으로 칩(3D SoC)을 만들 수 있다면 반도체 집적 공정의 기존 틀을 바꿔 놓는 거대한 혁명이 될 것이다.

3D SoC 완성의 핵심은 하이브리드 본딩

전기 신호 밀도를 이처럼 높이기 위해서는 두 다이를 잇는 접점의 밀도가 높아야 한다. 그러나 접점으로 사용하는 범프의 면적은 이 목표를 달성하기에는 너무 크다. 기존 범프의 크기를 줄인 마이크로 범프(Micro Bump)도 나왔으나 아직 갈 길이 멀다.

▲ 하이브리드 본딩은 전기 신호 밀도를 크게 올릴 수 있는 기술이다.

그래서 주목을 받는 기술이 하이브리드 본딩(Hybrid Bonding)이다. 이는 범프 없이 구리 배선의 패드끼리 직접 붙이는 기술이다. 다이를 만드는 배선 공정이 마무리되면 표면은 전기 신호가 나오는 구리 패드와 전기가 흐르지 않도록 막는 절연 물질로 구성된다. 붙이고자 하는 다른 다이도 거울로 보는 것과 같이 동일한 구성과 모양일 것이다. 이 두 다이를 절연 물질끼리, 구리 패드끼리 각각 접합하므로, 두 물질을 붙인다 하여 하이브리드 본딩이라 부른다.

▲ 집트로닉스(Ziptronix)가 개발한 하이브리드 본딩 순서도

이것도 세부적으로는 여러 방법이 제안되었으나, 최근 주목을 받는 것은 집트로닉스*가 공개한 방법이다. 먼저 절연 물질을 플라즈마로 접합이 잘되는 상태로 바꾼 뒤 정렬하여 붙이고, 그 후 온도를 높여서 구리 패드를 붙이는 식이다. 구리의 열팽창률이 절연 물질(SiO2)보다 높은 점을 이용한 것이다.

* 집트로닉스(Ziptronix): SoC 디바이스, 웨이퍼 레벨 3D 적층 공정을 개발하는 미국 벤처 회사

CPU에서 인텔의 경쟁자인 AMD는 2021년 1월 TSMC의 하이브리드 본딩 기술로 S램을 접합한 제품(AMD 3D V-cache)을 만들었다고 발표했다. 다시 파운드리 사업을 시작한 인텔도 2021년 7월 자사 이종집적 기술인 포베로스 다이렉트(Foveros Direct)*를 통해 하이브리드 본딩이 가능하다고 발표했다. 이처럼 하이브리드 본딩은 전기 신호 밀도를 높일 수 있는 궁극의 기술로 치열한 기술 경쟁이 벌어지고 있다.

* 포베로스 다이렉트(Foveros Direct): 인텔의 첫 번째 3D 적층 솔루션 기술로, WLP 수준의 칩렛 패키지를 구현했다.

하이브리드 본딩 방법은 웨이퍼-to-웨이퍼(W2W) 접합, 다이-to-다이(D2D) 또는 다이-to-웨이퍼(D2W) 접합이 있다.

W2W는 HBM이나 플래시 메모리에서 셀(Cell)과 주변회로(Peri.)를 붙이는 것과 같은 메모리 소자 적층에 적용할 수 있다. 이종집적에도 적용할 수 있으나 제약 조건이 있다. 소자 크기가 같아야 하며 수율이 높아야 한다. 수율 낮은 다이를 생산하는 웨이퍼를 W2W로 붙이면, 작동하지 않은 다이가 작동하는 다이까지 영향을 줄 수 있다. 이 경우 최종 제품은 불량품이 되므로 수율은 더욱 떨어진다.

이에 이종집적은 전기적 테스트로 작동하는 다이를 찾은 후 접합하는 D2D 또는 D2W로 구현하는 것이 바람직하다. 장비 측면에서 W2W 접합 장비는 이미 양산 수준의 개발이 이뤄졌고, D2D 또는 D2W 접합은 최근 장비 개발이 시작되고 있다.

이렇게 I/O 밀도가 높은 3D SoC는 파운드리 기업으로부터 만들어지기 시작했다. 필요한 메모리를 받아서 인터포저와 같은 기판에 자신이 만든 로직 칩과 함께 결합하는 것이다. 그런데 바꾸어 생각해 보면 메모리 회사 역시 반대의 형태로 같은 비즈니스를 하는 것이 가능하다. 로직 칩을 파운드리로부터 구매해 자사 메모리와 같이 3D로 집적하는 것이다.

이처럼 3D SoC 시장의 급격한 성장은 메모리, 로직 설계, 반도체 패키징·테스트(Outsourced Semiconductor Assembly and Test, OSAT) 등으로 구분되던 종래 반도체 소자 회사의 비즈니스 영역에 커다란 변화를 불러오고 있다. 새로운 반도체 비즈니스 영역에서 한국 기업들의 선전을 기원한다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스 공식 입장과 다를 수 있습니다

반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(시스템 혹은 세트) 내에서 사용된다. 시스템이 추구하는 바가 그 부품인 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 시스템은 반도체의 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 미래, 앞으로의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다. (필자 주)

반도체 산업은 어떤 이유로 모든 산업 중 가장 중요한 산업이 되었을까? 그것은 반도체가 인류 사회에서 기여하고 있는 역할 때문이다. 반도체는 단순히 하나의 전자 부품이 아니다. 인류가 누리고 있는 발전 속도를 책임지고 있다. 복잡한 도시의 교통 제어, 신속하고 정확한 일기예보, 실감 나는 영화 및 게임 그래픽, 자율주행 자동차의 사물 인식 등 인류의 발전은 정보 처리 속도에 비례한다. 그런데 이러한 속도 증가는 많은 부분 반도체 소자의 성능 향상에 의존하고 있다. PC, 인터넷, 스마트폰, AR(Augmented Reality, 증강 현실), VR(Virtual Reality, 가상 현실) 등 지난 50년간 우리가 갖게 된 전자기기의 모든 신문물은 반도체 소자의 성능 발전으로 속도는 빨라지고 전기를 적게 쓰게 되었기 때문에 가능했다.

존 폰노이만(John Von Neumann)이 제안했던 컴퓨터의 기본 구조는 반도체 산업에 명확한 목표를 제시했다. CPU 기업은 제어와 연산을 빠르게 할 CPU를 만들면 됐다. 메모리 기업은 더 많은 정보를 담을 수 있도록 집적도 높은 메모리 소자를 만들면 됐다. 이 빠른 CPU와 집적도 높은 메모리는 모두 소자 미세화를 통해 달성 가능했다. 이를 통해 고집적화와 저전력도 동시에 달성할 수 있었다. 인류는 반도체 소자 미세화에 의존해 컴퓨팅 속도를 10년에 1,000배씩 증가시켜 왔다.

그러나 무어의 법칙으로 상징되는 소자 미세화는 가까운 미래에 멈출 수밖에 없다. 단위 소자의 크기가 분자 크기에 점점 가까워지고 있기 때문이다. 실제로 그동안 전 산업의 종합적인 R&D를 이끌어 왔던 국제 반도체 기술 로드맵(International Technology Roadmap for Semiconductors, ITRS)은 2015년을 마지막으로 더는 소자 미세화 발전에 관한 로드맵을 만들지 않기로 했다.

‘소자 미세화가 한계에 부딪혀 인류의 연산 속도 발전도 멈추는 것인가’ 하는 의문이 들 수밖에 없다. 절대로 그런 일은 일어나지 않을 것이다. 인류는 반드시 방법을 찾아 발전을 지속할 것이다. 이번 연재에서는 컴퓨팅 속도를 높이기 위해 현재 연구되는 다양한 방향과 새로운 반도체 소자 기술에 관해 이야기해 보고자 한다.

폰노이만 구조의 ‘속도 한계’를 극복하려는 반도체 연구

컴퓨터는 폰노이만 구조(아키텍처)로 이뤄져 있고 그것은 CMOS 기술로 통칭되는 반도체 집적 소자 기술로 구현한 것이다[관련기사]. 원래 CMOS 기술은 로직 기술의 일종을 말하지만, 메모리 소자 기술까지 포함하여 실리콘(Si) MOSFET* 소자를 사용하는 현재의 반도체 집적 소자 기술을 의미하는 용어로 많이 사용된다.

* MOSFET: Metal, Oxide, Semiconductor로 금속 산화막 반도체 구조를 통해 전기가 있는 영역인 전계(Field)의 효과(Effect)를 활용한 트랜지스터

소자 미세화로 성능 향상이 어려운 현실에서 컴퓨팅 속도를 빠르게 할 방법은 MOSFET을 만들고 있는 Si 채널*을 더 성능 좋은 물질로 대체해 트랜지스터를 만드는 것이다. 이 같은 시도는 꽤 오랜 기간 연구됐다. Si의 전하 이동도*는 전자가 1,500㎠/V·s, 홀은 500㎠/V·s 정도가 한계다. 그러므로 이보다 더 큰 전하 이동도를 갖는 물질을 채널로 사용해 전류를 더 많이 흐르게 하려는 시도가 이어졌다.

* 채널: 반도체 내에서 일종의 전자 이동 통로
* 전하 이동도: 전자가 전기장 내에서 얼마나 빨리 움직이는지 나타낸 정도. [길이2/전압·시간] 단위를 가진다.

저마늄(Ge) 채널의 경우 전하 이동도는 4,000㎠/V·s, 홀은 2,000㎠/V·s 정도로 Si 채널보다 크다. 특히 홀의 전하 이동도가 Si 대비 매우 우수하다. 그래서 pMOSFET에 Si 채널 대신 Ge을 사용하려는 연구가 계속됐다. 반면 nMOSFET은 전하 이동도가 매우 큰 3-5족 반도체*(GaAs, InAs 등)로 대체하려는 시도가 이어져 오고 있다.

* 3-5족 반도체: 주기율표상 3족과 5족에 해당하는 원소를 결합한 화합물 반도체

그러나 Ge이나 3-5족 반도체 같은 물질은 MOS(Metal·Oxide·Semiconductor, 금속 산화막 반도체 구조)를 만들었을 때 유전체 산화막과 반도체가 만나는 면에 전기적 결함이 많이 생기고 품질이 좋지 못하다. 실제로 만들었을 때 이론으로 예측한 것보다 소자 성능이 턱없이 떨어지고 심지어 Si보다 나쁜 경우가 많다. 오랜 기간 사용할 때 필요한 신뢰성도 Si 채널에 비해 떨어지는 경우가 많아 사용을 못하고 있다.

이 밖에도 전하 이동도가 수십만으로 알려진 카본 나노 튜브(Carbon Nano Tube)나 그래핀(Graphene)과 같은 2D 물질*을 Si 대신 채널로 사용하려는 시도도 있다. 그러나 카본 나노 튜브의 경우 소자 한 개의 성능은 좋으나, 수백억 개의 소자를 집적하기 위해 소자를 원하는 곳에 정확히 만드는 게 쉽지 않다. 반도체 집적 공정 기술에 적합하지 않은 것이다.

* 2D 물질: 수개의 나노미터 원자가 한 층으로 배열되어 있는 2차원 결정성 물질

카본 나노 튜브와 달리 그래핀은 평면 형태다. 때문에 Si 웨이퍼 위에 옮겨서 사용할 경우 포토리소그래피 등 현재 우리가 사용하는 반도체 집적 공정 기술을 이용해 집적회로를 만들 수 있을 것으로 보였다. 그러나 연구 결과 그래핀으로는 현재 MOSFET과 같은 크기와 성능의 소자를 만드는 것이 쉽지 않은 것으로 밝혀졌다. 물질 특성상 트랜지스터로 제작했을 때 누설 전류를 줄이기 쉽지 않고, 트랜지스터에서 채널의 전류를 외부로 나올 수 있게 해주는 금속 배선과의 접촉 저항도 기존의 Si 채널 대비 큰 약점을 보였다. 다른 2D 반도체들도 비슷한 약점을 보이고 있다.

컴퓨팅 속도를 높이는 또 다른 방법은, MOSFET이 아닌 다른 형태의 스위치 소자를 만들어 사용하는 것이다. 터널 펫(Tunnel FET)*이나 강유전 물질(Ferroelectric Material)*을 MOS의 산화막 대신 적용한 네거티브 커패시턴스 펫(Negative Capacitance FET)과 같은 것이다. 이러한 트랜지스터는 MOSFET보다 빠르거나 저전력이 될 것으로 여겨져 연구가 진행되고 있다. 그러나 이러한 노력으로 가져올 수 있는 연산 속도 향상은 제한적일 수밖에 없다.

* 터널 펫(Tunnel FET): MOSFET의 평평한 구조를 터널 모양으로 형성하는 기술
* 강유전 물질(Ferroelectric Material): 외부에서 전기장을 가하지 아니하여도 전기 분극(分極)을 나타내는 물질

폰노이만 자체를 벗어나려는 차세대 컴퓨팅 연구: 뉴로모픽 컴퓨팅

그래서 더 근본적인 변화를 통해 연산 속도 향상의 한계를 극복하려는 시도도 있다. 현재 우리가 사용하는 폰노이만 구조 자체에 변화를 준 컴퓨터를 만들어 사용하는 것이다.

폰노이만 구조의 가장 큰 약점인 폰노이만 병목 현상*을 줄이기 위한 방법도 그중 하나다. 물리적으로 대역폭을 늘리기 위한 3D Integration* 기술부터 같은 대역폭에서 지나는 정보의 양을 줄여주기 위한 PIM(Processing-In-Memory)* 기술[관련기사]까지 다양하다.

* 폰노이만 병목 현상: CPU 처리 속도가 빠를 경우 다음에 처리해야 할 데이터가 메모리에서 도달하지 못해 CPU가 대기하는 상황이 발생하는 현상
* 3D Integration: 서로 다른 칩을 최대한 가까운 위치에 통합, 연산을 위한 데이터 이동 경로를 최소화해 최상의 성능과 효율을 내는 하나의 칩으로 완성하는 것
* PIM(Processing-In-Memory): 메모리 반도체에 연산 기능을 더해 인공지능(AI)과 빅데이터 처리 분야에서 데이터 이동 정체 문제를 풀 수 있는 차세대 지능형 메모리

폰노이만 구조를 벗어나려는 시도로, 최근 가장 열심히 연구되는 분야는 인간의 뇌 신경망 구조를 흉내 낸 ‘뉴로모픽 컴퓨팅(Neuromorphic Computing)’이다. 인간의 뇌는 숫자 계산에서는 컴퓨터 대비 매우 느리나, 컴퓨터를 압도하는 특정 분야가 있다. 사물을 인식하고 판단하는 영역이다.

인간이 고양이와 개를 구별하는 것은 많은 시간이 걸리지 않는다. 그러나 컴퓨터가 폰노이만 구조에서 이것을 구별하는 것은 짧은 시간에 가능하지 않다. 이렇게 인간이 빠르게 구별할 수 있는 것은 매우 오랜 기간 학습을 통해서 고양이와 개의 특징을 파악하고 인간의 두뇌 신경망에 기억하고 있기 때문이다.

이처럼 학습을 통한 인간 두뇌 활동 방식을 모사해 작동하도록 한 것이 인공지능이다. ‘인공신경망(Artificial Neural Network)’을 구성하고 학습을 통해 인식과 판단을 하게 한 것이다.

현재 엔비디아(NVIDIA) 등에서 출시한 인공지능 칩들은 CMOS 기반의 소자와 칩을 이용해 만들어지고 있다. CPU와 GPU를 D램과 같은 메모리 소자와 연결해 구현한 것이다. 학습을 위해 필요한 대용량의 구조화된 데이터를 대역폭이 큰 고성능 메모리 HBM* 등을 통해 GPU에 공급, 병렬 연산을 통해 학습하도록 하고 그 가중치(학습한 데이터) 역시 메모리를 통해 저장하는 형태로 구현됐다. 지금 컴퓨터에서 사용 중인 디지털 방식을 그대로 이용해 두뇌의 활동 방식을 모사한 것이다.

* HBM(High Bandwidth Memory): 여러 개의 D램을 수직으로 연결해 기존 D램보다 데이터 처리 속도를 혁신적으로 끌어올린 고부가가치, 고성능 제품

인간의 두뇌는 20와트(Watt) 정도의 전력만 소모하는 것으로 알려졌다. 그러면서도 공부를 하고 주변을 살피고 대화를 하는 등 다양한 일을 동시에 할 수 있다. 그러나 우리가 만든 인공지능 칩은 제한된 일만 수행하면서 훨씬 높은 전력을 소모한다. 그래서 현재 연구 방향은 인간 두뇌 신경망의 형태를 그대로 모방하는 쪽으로 향하고 있다. 뇌가 연산하는 활동 방식만 모방한 것이 아니라 하드웨어 자체를 뇌의 구조와 기능을 모사한 전자기기로 만들려는 것이다. 그래서 메모리 사용을 최소화하면서 전력을 아끼고 더 많은 연산 기능을 수행할 수 있도록 연구 중에 있다.

인간 두뇌는 정보를 처리하는 코어 역할의 뉴런과 뉴런 사이를 연결하는 시냅스*로 구성됐다. 뉴런 간에는 스파이크(전기적) 신호를 주고받아 정보를 처리한다. 이때 각 시냅스의 강도는 뉴런에 전달하고자 하는 정보에 따라 세기가 정해진다. 인간의 뇌에는 약 1,000억 개의 뉴런이 있으며 각 뉴런은 약 1,000~10,000개의 시냅스를 통해 다른 뉴런과 연결되어 있다. 그리고 학습을 통해 시냅스가 가지는 강도를 조절해 나간다. 이처럼 인간 두뇌 신경의 뉴런과 시냅스의 기능을 그대로 흉내 내는 전자 소자를 만들어, 정말로 두뇌 신경이 움직이듯 만들려는 것이 뉴로모픽 컴퓨팅이다.

* 시냅스: 신경세포접합부(神經細胞接合部)로, 한 뉴런에서 다른 뉴런으로 신호를 전달하는 연결 지점을 말함. 뉴런의 축삭돌기 말단과 다른 신경세포와 연결되는 부위

이 분야에선 특히 두뇌 움직임에 가까우면서 에너지가 효율적인 스파이킹 신경망(Spiking Neural Networks, SNN)을 구현하기 위한 연구가 진행되고 있다. 뉴런은 CMOS 기반의 회로를 사용하고, 시냅스는 그 특성을 모방한 비휘발성 메모리 소자로 구성해 보려 하고 있다.

여러 단계의 시냅스 강도를 표현하며 시냅스 학습을 실현하기 위해서는 멤리스터(Memristor)가 제격이다. 멤리스터는 메모리(Memory)와 레지스터(Resistor)의 합성어로, 양단에 인가되는 특정 전압 펄스에 따라 저항이 변하는 특성을 가진 소자를 일컫는다. 지난 회에서 소개했던 새로운 메모리를 위한 소자인 ReRAM(Resistive RAM), PCRAM(Phase Change RAM), MRAM(Magneto-Resistance RAM), FeRAM(Ferroelectric RAM) 등이 대표적인 멤리스터 소자다.

현재 이들 소자를 3D 크로스포인트로 연결, 시냅스 어레이(Array)를 만들어 사용하려는 연구가 진행되고 있다. 이 소자들은 양단에 인가되는 전압 패턴에 따라 저항이 선형적(Linear)으로 커지거나(Potentiation) 작아져야(Depreciation) 시스템에 사용 가능하다. 그러나 아직까지 비선형적인 문제가 발생하고, 오랜 시간 저항값을 유지하는 능력(Retention)에도 문제가 있어 이를 해결하기 위한 연구가 진행되고 있다.

폰노이만 자체를 벗어나려는 차세대 컴퓨팅 연구: 양자 컴퓨팅

논(Non)-폰노이만 구조를 이용한 컴퓨팅이면서 아예 0, 1의 디지털 체계를 벗어난 연구도 진행되고 있다. 원자나 전자처럼 아주 작은 세계에서 일어나는 자연 현상을 설명해 주는 체계인 양자역학을 이용한 ‘양자 컴퓨팅(Quantum Computing)’이 그것이다.

양자역학은 입자이면서 파동이고, 0이면서 1이고, 뭔가 흐릿하고, ‘불확정성의 원리’란 것이 지배하는 모호한 세계다. 그러한 양자역학의 현상을 능동적으로 제어하면서 작동시키는 것을 양자 컴퓨팅이라고 한다. 이와 같이 양자 현상을 구현하는 소자를 큐비트(Qubit)*라고 부른다. 0 또는 1의 신호를 순차로 처리하는 일반적인 반도체 소자와 달리, 0과 1의 중첩된 데이터를 동시에 빠르게 처리한다. 큐비트를 만드는 것은 여러 가지 방법이 있다. 초저온에서 나타나는 초전도 현상*을 이용한 조셉슨(Josephson) 소자*를 활용하는 방법이 대표적이다.

* 큐비트(Qubit): Quantum Bit 줄임말, 양자 컴퓨터 또는 양자 정보의 기본 단위로, 즉 0과 1 두 개의 상태를 가진 양자비트로 양자 컴퓨터의 최소 단위를 말한다.
* 초전도 현상: 특정 물질이 영하 273°C에서 저항이 0이 되며 반자성을 띠는 현상, 이 현상을 통해 소자를 구현하면 경미한 영향에도 변형되는 큐비트를 항구적으로 유지할 수 있다고 알려졌다.
* 조셉슨(Josephson) 소자: 조셉슨 소자는 1962년에 브라이언 조셉슨에 의해 발견됐으며, 초전도체에 의해 만들어진 두 장의 박막 사이에 얇은 절연체를 사이에 끼웠을 때 절연체를 통해서 전류가 흐르는 현상(조셉슨 효과)을 이용하여 만든 스위칭 소자다.

큐비트 기반으로 데이터 처리 속도를 높인 양자 컴퓨터가 제대로 만들어진다면 양자 세계를 시뮬레이션해야 하는 화학, 물리, 제약 등의 분야에서 폰노이만 구조의 컴퓨팅 속도를 월등하게 앞지를 것으로 예상된다. 또한, 현재의 암호 체계를 이루고 있는 소인수를 찾아내는 데 월등한 양자 컴퓨팅은 정보 보안 측면에서도 크게 기여할 수 있을 것으로 기대한다.

이처럼 폰노이만 구조를 벗어나려는 차세대 컴퓨팅 연구는 활발하게 진행되고 있다. 그러나 뉴로모픽 및 양자 컴퓨팅이 완성된다고 해도 현재의 컴퓨팅을 완전히 대체하는 것은 아니다. 논리 연산은 폰노이만 구조의 성능을 넘어설 수 없다. 그러므로 다양한 구조(아키텍처)가 필요에 각자의 영역에서 함께 쓰이는 형태가 될 것이고, 폰노이만 구조의 속도 한계를 극복하기 위한 메모리 반도체 연구도 계속 발전될 것이다

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과 다를 수 있습니다

반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(시스템 혹은 세트) 내에서 사용된다. 시스템이 추구하는 바가 그 부품인 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 시스템은 반도체의 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 미래, 앞으로의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다. (필자 주)

지난 글에서 메모리의 역사, 반도체 메모리의 탄생과 발전에 대해서 이야기했다. 이번 글에서는 메모리의 계층 구조와 새로운 메모리 소자의 탄생 조건에 대해 이야기해 보도록 하겠다.

최상의 컴퓨팅 성능을 위한 ‘메모리 계층 구조’의 탄생

폰노이만 구조의 컴퓨팅 시스템에서 쓰이는 메모리는 기술 발전에 따라 주메모리와 보조저장장치로 분화되었다. ‘반도체 램(Random Access Memory, RAM)’이 나오기 전까지는 ‘자기 코어 메모리’가 초기 형태의 램, 즉 주메모리였다고 전편에서 이야기했다. 임의 접근(Random Access)을 통해 데이터에 접근하는 시간이 줄어들면서 메모리 속도는 점차 향상됐는데, 이후 반도체 집적 공정을 이용한 메모리(S램, D램 등)가 나오면서 메모리 접근 시간이 획기적으로 빨라졌다.

이를 통해 CPU에서 직접 데이터를 불러 쓰고 속도가 빠른 ‘주메모리’와 장기 데이터 저장을 위해 속도는 느리지만, 저렴하고 저장 용량이 큰 ‘보조저장장치’로 구분되었다. 이전에 나왔던 메모리 장치, 예컨대 자기테이프, 자기 드라이브(하드 디스크 드라이브 또는 플로피 디스크) 등은 각 특성에 맞는 보조저장장치로 역할을 한정하며 발전했다. 그중 주 저장매체였던 하드디스크(HDD)와 이동식 저장매체였던 플로피 디스크는 낸드플래시(NAND flash)에 자리를 내주며 사라지게 된다.

폰노이만 구조에서 ‘산술과 제어를 담당하는 CPU’와 ‘데이터와 프로그램을 저장하는 메모리’는 독립적으로 되어 있다. CPU가 구동하기 위해서는 프로그램과 데이터를 메모리로부터 가져와야 한다. 그 정보들은 CPU와 메모리 사이를 연결하는 통로인 버스(BUS)를 통해 순차적으로 전달된다.

많은 정보가 CPU로부터 요청되면 CPU와 메모리 사이의 통로는 필연적으로 붐비게 된다. CPU의 처리 속도가 빠르다면 다음에 처리해야 할 데이터가 메모리에서 도달하지 못해 CPU가 대기하는 상황이 발생한다. 이것을 ‘폰노이만 병목 현상(Bottle Neck)’이라고 한다.

이 병목 현상은 CPU 처리 속도가 빨라지면 빨라질수록 악화될 수밖에 없다. CPU 속도는 소자 미세화를 통해 매우 빠르게 향상됐다. 하지만 컴퓨팅 속도를 높이기 위해서는 CPU 속도만 높여서 해결할 수 없는 상황이다. 이에 맞게 메모리의 접근 속도와 ‘폰노이만 병목 현상’을 완화하기 위한 방법도 필요해졌다.

바로 데이터 사용 빈도와 접근 시간에 따라 메모리를 세분화해 관리하는 것이다. 메모리를 다층으로 구성한 후 자주 쓰는 데이터를 미리 가져와 가까이 두고 쓰는 방법이다. 현재 컴퓨터에서 사용되고 있는 메모리는 다음과 같이 구성되어 있다.

이것을 메모리 계층 구조(Memory Hierarchy)라고 부른다. 컴퓨터 시스템에서 데이터와 명령어를 저장하고 접근하는 데 사용되는 여러 종류의 메모리를 일정한 계층 구조로 조직화하여 데이터 처리 속도와 용량, 비용 등을 최적화하도록 한 것이다. 이를 통해 적당한 비용으로 전체 시스템의 성능을 최고로 만드는 것이다.

현재 컴퓨터 시스템 메모리 계층 구조의 세부 내용은 다음과 같이 설명된다.

– 레지스터(Register): CPU가 처리해야 할 데이터를 저장하는 곳은 아니고, CPU에서 필요한 명령어 실행 및 연산 관련 데이터를 저장하는 곳이다. CPU 내부에 위치하며, 로직 공정으로 CPU와 함께 만들어진다. 매우 작은 용량으로 데이터를 빠르게 읽고 쓸 수 있는 메모리이며, 주로 S램을 사용한다.

– 캐시 메모리(Cache Memory): 자주 액세스하는 데이터와 명령어를 저장해 전체 속도를 높이고, 이를 통해 주메모리 램과 CPU의 속도 차이를 줄이는 메모리다. 레지스터와 마찬가지로 S램으로 만들어지며 CPU와 함께 제작되는 경우가 많다. 접근 빈도와 용량에 따라 L1, L2, L3 캐시로 분화되어 만들어진다.

– 주메모리(Main Memory): 주기억장치로, 일반적으로 램(RAM)을 의미하며, 대부분 D램을 사용한다. 캐시보다는 느리지만, 더 큰 용량을 가지고 있다. 단독으로 만들어져 판매되며 프로그램과 데이터가 실행될 때, CPU가 직접 접근해 읽고 쓸 수 있다.

– 보조저장장치(Secondary Storage): 하드 디스크(Hard Disk Drive,HDD), SSD(Solid State Drive) 등이 포함된다. 주기억장치보다 더 느리지만 더 큰 용량을 가진다. 영구적으로 데이터를 저장하고, 전원이 꺼져도 데이터가 보존된다.

데이터를 책으로 비유하자면 하드디스크와 같은 보조저장장치는 지역의 도서관, 주메모리는 내 방의 책장, 캐시는 내 책상 위 정도로 말할 수 있다. 내 방 안에 도서관을 지으려면 엄청난 비용이 들 것이다. 또 필요한 책을 찾기 위해 매번 도서관을 다녀올 수는 없다. 적당하게 분배하여 최적의 비용으로 빠르게 작동하도록 구현 방법을 만들어 낸 것이다.

메모리 계층 구조의 위로 갈수록 용량은 작지만, 속도는 더 빨라진다. CPU에 더 자주 쓰이는 데이터를 상부의 빠른 메모리에 끌어올려 놓아서 접근하는 시간을 줄이는 것이다.

각각에 맞는 메모리 소자를 조합하기 위해선 우리가 현재 생산하고 있는 소자들의 특성을 볼 필요가 있다. 현재 반도체 집적 공정을 통해 만들어지는 메모리는 크게 네 가지다. S램, D램, 낸드 그리고 매우 작은 양이지만, 상변화 물질(Phase Change Material)을 이용한 PCM이다. PCM은 뒤에 다루기로 하고 다른 세 메모리의 특성을 정리하면 아래 표와 같다.

속도와 내구성이 좋은 S램으로 모든 메모리를 구성하면 시스템 성능을 크게 향상시킬 수 있다. 그러나 S램의 가격은 매우 비싸기에 효용성은 떨어진다. 그러므로 각각의 특성을 고려하여 S램, D램, 낸드를 CPU 내장 캐시 메모리, 주메모리, 대용량 보조저장장치(USB, SSD)로 쓰는 것이 비용과 성능을 최적화할 수 있는 방법이다.

새로운 메모리 소자의 가능성을 논의하려면, 메모리 계층 구조도 함께 고민해야 한다. 접근 시간, 집적도, 가격(면적, 제조단가) 등을 고려해 어떤 계층 구조에서 사용되는 것이 적절한지 검토해야 한다. 가격이 저렴하고, 집적도도 높고, 접근 시간도 빠른 소자가 나온다면 전체를 하나로 통합한 범용 메모리(Universal Memory)*처럼 새로운 메모리 계층 구조도 가능할 것이다.

새로운 메모리 소자의 가능성

최근까지 연구 중인 메모리 소자 후보군에 관해 이야기해 보자. 기존 D램, 낸드 소자는 전하 캐리어*를 담아 전압이나 채널의 전도도에 변화를 주는 정전용량(Capacitance)을 이용하는 형태다. 반면 현재 연구되는 새 메모리 소자는 물질의 저항(Resistance) 변화로 정보를 저장하는 형태다.

가장 최근 제품화된 PCM(Phase Change Memory, 상변화 메모리)은 결정상과 비정질상*의 저항이 달라지는 칼코제나이드(Chalcogenide)* 물질의 특성을 이용해 만든 메모리다. 이 메모리의 개발과 현재 상황을 본다면 새로운 메모리 소자의 가능성을 가늠하는 좋은 시금석이 될 것이다.

PCM을 이루는 소재는 전류가 흘러서 발생하는 발열과 냉각에 따라 결정상 · 비정질상으로 바뀐다. 상이 바뀌면 물질의 저항도 바뀐다. PCM은 이 차이를 이용해 0과 1의 이진 정보를 저장하며, 고저항 상태와 저저항 상태로 변화시킬 수 있는 물질을 가로 배선과 세로 배선 사이의 접점에 넣어 집적한 형태로 제작된다.

PCM의 일종인 인텔 옵테인 메모리(Optane Memory)는 기존 낸드와 비교하면 속도가 1,000배 더 빠르고, 내구성이 1,000배 더 뛰어나다고 한다. 또한, D램보다 10배 높은 집적도를 가졌다고 알려졌다. 그래서 D램 대비 용량을 크게 높이고, 같은 비휘발성인 낸드보다 빠른 것을 장점으로 내세운다.

옵테인 메모리는 SSD와 함께 쓰이며, D램과 대비되는 비휘발성 특성을 이용해 사용자가 파일을 더 빠르게 검색하거나 소프트웨어를 빠르게 시작할 수 있도록 한다. 또, SSD 앞에 배치되어 데이터 구조를 최적화하여 저장해 병목 현상을 해결하는 데 도움을 주었다.

이러한 강점에도 불구하고 인텔은 지난 2022년 옵테인 메모리 사업을 중단했고, PCM의 시장 진입은 실패한 것으로 보인다. 새로운 메모리를 현재의 시스템에 넣어 활용하려면 현재의 D램과 같이 쓸 수 있도록 새로운 소프트웨어를 개발해야 한다. 이러한 부가적인 일과 비용 상승을 감내할 만한 시스템 성능의 향상이 있어야 하는데, 들어가는 비용과 노력에 비해 매력적이지 않은 것이 사업 중단의 이유다.

PCM 이외에도 저항의 차이를 이용하는 메모리 소자, Re램(Resistive Memory)이 많이 연구되고 있다. Re램은 여러 가지 방식이 있다. 그중 절연막 내부에 전기가 통하는 길을, 전기장을 활용해 만들었다 없애는 방법으로 메모리 소자를 제작하는 방식이 대표적이다. 전기가 통하는 길은 강한 전기장에 의해 옥사이드(Oxide, 주로 HfO2 계열 산화막)의 본딩(Bonding)이 손상되며 생길 수도 있고 또는 실제 금속 이온(Ag, Ni, Cu 등)이 움직여 만들어질 수도 있다. 이러한 특성의 Re램은 3D 적층에 유리하여 낸드 분야에서 특히 주목하고 있다.

또한 강자성(Ferromagnetic) 막을 이용해 자화되는 스핀(Spin)의 정렬 방향에 따라 저항이 달라지는 현상을 이용하여 메모리를 만들기도 한다. 이러한 메모리를 STT-M램(Spin-Transfer Torque Magnetic Random Access Memory)이라고 부른다. STT-M램은 위에 소개한 Re램에 비해 속도가 빨라서 D램을 대체하는 제품으로 만들기 위해 많은 연구가 이루어지고 있다.

최근 가장 많이 연구되는 메모리 소자는 하프늄옥사이드(HfO2)에서 발견된 강유전체(Ferroelectric) 특성을 이용한 것이다. HfO2는 이미 MOSFET의 게이트 절연막에 고유전율 산화막으로 사용하고 있어 매우 친숙한 물질이다. 그런데 우연히 이 물질이 특정 조건의 열처리를 통해 강유전막이 되는 사실이 발견됐다. 이를 활용해 강유전 쌍극자(Dipole)*의 방향을 바꿔 저항을 다르게 하는 강유전체 터널 접합 소자(Ferroelectric Tunneling Junction, FTJ)를 만들어서 저항 변화 메모리로 사용하거나 MOSFET의 게이트(Gate) 산화막 대신에 넣어 플로팅 게이트 메모리(Floating Gate Memory)와 같이 소자의 문턱전압(Vt)*을 바꾸는 형태로 메모리 소자(Ferroelectric Field-Effect Transistor, FeFET)를 만드는 연구가 진행 중이다.

새로운 메모리 소자가 대중화되기 위한 조건

이외에도 다양한 새로운 메모리 소자가 연구되고 있다. 그러나 알아야 할 것은 이러한 새 소자가 기존 소자를 대체하기 위해선 많은 까다로운 조건을 만족해야 한다는 것이다.

대표적으로 현재의 반도체 집적 공정을 통해 공정이 가능해야 하며, 사용하는 물질도 적합해야 한다. 반도체 산업은 복잡한 공정 과정 때문에 새로운 물질을 도입하는 것에 보수적이다. 만들어지는 소자에 문제가 발생하면 입는 피해가 수백억이 쉽게 넘어가는 현실에서 당연한 이야기다.

그러기에 새로운 메모리 소자는 지금 사용 중인 소자를 넘어 성능 향상을 가져올 수 있는 잠재력을 증명해야 한다. 성능뿐 아니라 집적도, 전력, 비용 등 많은 부분이 현재 소자를 월등히 능가할 수 있는 가능성이 있어야 한다.

또, 중요한 것은 메모리 소자의 균일성(Uniformity)과 신뢰성(Reliability)이다. 많은 새로운 메모리 후보가 이 장벽을 넘지 못해 실제 양산에 쓰이지 못하고 있다. 각각의 메모리 셀이 아무리 우수한 성능을 보여도 300㎜ 웨이퍼 전체에서 성능 차이가 크면 메모리 소자로 쓰기 어렵다. 또 메모리는 특성상 쓰고 지우기를 반복할 수밖에 없다. 이렇게 쓰고 지우기를 반복하거나(Endurance) 오랜 시간 정보를 저장하고 있을 때(Retention) 특성이 열화되면 제품에 쓸 수가 없다.

현재까지 제안된 많은 후보군 중 이 장벽을 넘어서 가능성을 보이는 메모리 소자는 많지 않다. 가장 큰 이유는 현재 우리가 사용하는 메모리 소자의 기술이 너무 빨리 발전하여 장벽을 더욱 높이고 있기 때문이다.

새로운 메모리 기술이 기존 메모리를 대체하기 위해서는 현 상황에서는 더 많은 연구와 시간이 필요해 보인다. 혁신적인 형태와 물질, 그리고 새로운 메모리 소자 구조에 대한 제안과 연구가 필요한 시점이다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

반도체를 이해하기 위해서는 산업과 시스템 전체를 바라볼 필요가 있다. 뉴스룸은 지난 20년간 반도체 소자를 연구하고 있는 인하대학교 신소재공학과 최리노 교수를 통해 반도체 시스템과 소자의 관계 및 발전사를 소개한다. 총 7편으로 구성된 이번 시리즈는 반도체의 개념과 앞으로의 발전 방향을 이해하는 데 많은 도움이 될 것이다.
 
이 칼럼 시리즈는 『최리노의 한 권으로 끝내는 반도체 이야기』의 일부를 발췌하여 정리했다. 이 책은 반도체 역사부터 시스템과 소자의 발전까지 폭넓게 다루며 반도체 산업 및 시스템 전반을 소개하고 있다.

반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(시스템 혹은 세트) 내에서 사용된다. 시스템이 추구하는 바가 그 부품인 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 시스템은 반도체의 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 미래, 앞으로의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다. (필자 주)

컴퓨터를 만들기 위해 제안된 폰노이만 구조(아키텍처)는 ▲연산과 제어를 담당하는 로직 회로와 ▲데이터와 소프트웨어를 저장하는 메모리로 나뉜다. 1945년 제안된 이 구조로 컴퓨터를 만들기 위해서는 데이터나 소프트웨어를 저장했다가 로직 회로 CPU에 돌려줄 메모리는 단독으로 만들어져야 했다.

지난 편 로직 회로를 살펴본 것에 이어 이번 연재에서는 메모리 반도체의 발전사를 들여다보도록 하겠다.

수은과 자성체’에 데이터 담다, 반도체 소자 이전의 시대

메모리는 정보를 2진수로 바꾸어 0과 1의 상태로 기록해 보관하는 저장 장치다. 두 가지(0 혹은 1) 명확한 상태를 안정적으로 가질 수 있다면 무엇이든 메모리가 될 수 있다. 물의 높낮이, 주판알의 위치 등도 일종의 메모리다. 메모리는 두 가지 안정된 상태를 전기(電氣)적으로 기록하고(Write), 읽을(Read) 수 있어야 한다. 또 필요 없어진 데이터를 지워서(Erase) 다시 사용할 수 있게 만든다면 더욱 좋을 것이다.

많은 사람이 메모리를 이야기하면 반도체 칩을 생각한다. 그러나 폰노이만 구조가 제안된 1945년은 반도체 소자가 발명되기 전이었다. 로직 회로에서 반도체 소자 이전에 진공관 소자를 사용했듯 메모리에도 반도체 소자가 아닌 다른 소자가 사용됐다. 폰노이만 구조의 초창기 컴퓨터였던 EDSAC(1949년)과 EDVAC(1951년)은 ‘수은 지연 메모리(Mercury Delay Line Memory)’를 사용했다.

▲ 수은 지연 메모리(Mercury Delay Line Memory) 실물 이미지(출처. Wikipedia)

이 메모리는 수은으로 채워진 튜브로 만들어졌다. 튜브의 한끝에 전기 신호를 소리 파장으로 만들 수 있는 변환기(Transducer)를 달아 놓았다. 이것으로 소리 파장을 만들어 수은 안으로 보내는 것이다. 반대쪽 출력 단에도 변환기가 달려 있었다. 그래서 소리 파장이 이곳에 도달하면 파장을 다시 전기 신호로 바꾼다. 이를 다시 입력 단에 넣어주어 계속 회전하는 방식으로 데이터를 저장하는 것이다. 수은 속에서 다른 파형을 가진 일정량의 파장들이 계속 돌고 있는 튜브라고 생각하면 된다. EDSAC과 EDVAC은 각각 512단어와 1,000단어를 기억하는 메모리를 갖고 있었다.

이외에 자성 물질을 이용한 메모리도 사용됐다. ‘자기 드럼 메모리(Magnetic Drum Memory)’는 원통형 드럼에 자기적인 표면을 가진 구조였다. 이 드럼은 고속으로 회전하며 표면에 자기 트랙을 형성했다. 자기적 펄스를 이용해 자기 드럼의 특정 위치를 자화시켜 데이터를 저장했다. 읽을 때는 반대로 그 위치의 자기 신호를 읽어 복원하는 형태였다. 이 메모리는 회전해야 하므로 실행 시간이 길었으며 기계적인 요인으로 소음과 고장이 발생하는 단점이 있었다.

▲ 자기 코어 메모리(Magnetic Core Memory) 실물 이미지(출처. Wikipedia)

이러한 메모리들은 1951년 실용화된 자기 코어 메모리(Magnetic Core Memory)에 밀려 사라지게 된다. 중국계 미국인 안왕(An Wang)은 작은 페라이트(Ferrite)* 자성체로 된 고리에 케이블이 통과하는 모양의 격자 구조를 만들어 메모리로 사용할 수 있게 했다. 이는 데이터 비트를 저장하기 위해 사용되는 행과 열의 격자 구조로 이루어졌는데, 그림과 같이 전기 케이블이 마치 씨줄 · 날줄처럼 엮인 격자의 교차점에 ‘코어’라 불리는 작은 자성 재료를 배치했다. 전기 케이블에 전류를 흘려 자기 유도를 발생시키고, 코어의 자기장을 통해 데이터를 저장했다.

자세히 이야기하자면, 선택된 코어에 전류를 흘려 특정한 방향으로 자기장을 생성해 상태를 변경한다. 이러한 방식으로 코어의 자기장 상태를 변경해 ‘1’ 또는 ‘0’을 표현한다. 데이터를 읽기 위해서는 선택된 코어 주위에 전류를 흘려 현재의 자기장 상태를 감지한다.

자기 코어 메모리는 초기 형태의 램(Random Access Memory, RAM)이라 할 수 있다. 셀의 전압 정보를 읽어오는 데 위치와 관계없이 동일한 시간이 소요됐다.

자기 코어 메모리의 다른 특징은 전기를 차단해도 데이터가 날아가지 않는 비휘발성(Non-Volatile) 메모리였다. 또한, 내구성이 뛰어나고 소비 전력이 적었으며, 자성체 고리 코어를 많이 만들어 넣을수록 용량을 높일 수 있다는 장점이 있었다. 현재의 메모리 반도체와 같이 미세화(스케일링)를 통한 용량 증대도 가능했다. 작고 용량이 커지면 비싸게 팔리므로, 사람들은 자성체 고리를 매우 작게 만들고 많은 수를 집어넣어 용량을 높이려고 노력했다. 이러한 특징으로 자기 코어 메모리는 반도체 소자 메모리가 발명된 이후에도 1970년대까지 가격 경쟁력에서 앞서며 가장 보편적인 메모리로 사용되었다.

반도체 소자 ‘트랜지스터’가 불러온 변화, 캐시 메모리 S램(SRAM)의 탄생

반도체 소자를 사용한 메모리는 1961년 텍사스 인스트루먼츠(Texas Instruments, TI)에서 처음 개발되었다. 냉전 시대였던 1960년대는 군수 산업과 우주 산업이 기술 발전을 이끌고 있었다. 일반 전자 시장에서 팔 수 없을 정도로 가격이 비싼 제품도 기꺼이 구매해 주었으므로 기술의 급격한 발전이 이루어질 수 있었다.

TI는 미 공군에서 사용할 안정된 메모리를 만들기 위해 반도체 소자로 메모리를 개발했다. 이때의 메모리는 바이폴라 접합 트랜지스터(Bipolar Junction Transistor, BJT)를 사용했는데[관련기사], 집적회로 형태로 만들어진 것은 아니었다.

당시 메모리 반도체는 집적회로가 아니었으므로 크기를 작게 하는 데 어려움이 있었고, 또 휘발성(Volatile) 메모리로 비휘발성 제품인 기존 자기 코어 메모리 대비 장점이 없었다. 그래서 처음에는 크게 주목받지 못하다가 집적회로(IC, Integrated Circuit)가 발명되고 소자 미세화가 가능해지면서 다시 주목받았다. 1970년대에 들어서면서 메모리 반도체는 소자 미세화로 고집적화가 이뤄졌고, 가격 경쟁력에서 자기 코어 메모리를 앞서게 된다. 이후는 알다시피 메모리 대부분을 반도체 소자를 이용해 만들게 된다.

1960년 벨 연구소 강대원 박사가 발명한 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)은 로직 반도체에만 변화를 준 것은 아니다. 이 MOSFET을 사용한 메모리 반도체도 출현했다. 1964년 페어차일드반도체사(Fairchild Semiconductor Inc.)의 존 슈미트(John Schmidt)는 MOSFET 소자로 이루어진 메모리를 처음으로 만든다. 이 메모리는 S램(Static Random Access Memory, SRAM)이었다. S램의 정보 1비트(bit)를 저장하는 최소 단위 셀은 두 개의 인버터 입력과 출력이 서로 연결된 형태로 만들어진다. 인버터는 지난 글에서 소개했듯 0과 1의 신호를 거꾸로 나오게 하는 회로다.

S램의 작동 원리는 다음과 같다. 위 그림 [작동 원리]에서 가 0이면 [인버터1]에 의해 Q는 1이 된다. 그러면 [인버터2]에 의해 는 다시 0이 되어 순환한다. 만약 왼쪽 가 1이면 [인버터1]에 의해 Q는 0이 된다. 그러면 [인버터2]에 의해 는 다시 1이 되어 순환하게 된다. 그렇게 Q가 0이 되는 상태와 1이 되는 상태의 두 가지 안정된 상태를 가질 수 있게 되어 메모리 셀로 사용할 수 있는 것이다.

[단위 셀 구조] 그림에서 셀을 읽을 수 있도록 열어주는 Word Line(M5, M6의 게이트에 연결된 WL)이 선택되면 Bit Line(BL)을 통해 셀에 정보를 쓰거나 읽을 수 있게 되는 것이다. S램은 기본적으로 많은 수의 스위치 소자를 쓸 수밖에 없었다. CMOS로 구현할 경우는 두 개의 인버터를 만드는 데 각각 두 개의 nMOSFET, pMOSFET이 필요하다. 그리고 입구를 막아주는 두 개의 nMOSFET을 합하여 총 여섯 개의 MOSFET이 하나의 단위 셀을 만드는 데 필요했다.

전기적으로 전달되는 신호이므로 메모리를 읽고 쓰는 속도는 전자의 속도만큼 매우 빠르다. 또한, MOSFET으로만 이루어지므로 CMOS 기술로 로직 CPU를 만들면서 다른 공정 없이 동시에 만들 수 있다. 이러한 장점에도 불구하고 S램은 주메모리로 사용되지 않았다. 치명적인 약점이 있기 때문이다. S램의 경우 한 개의 Bit Cell을 만들기 위해 6개의 MOSFET이 필요한데, 이렇게 많은 스위치 소자는 넓은 면적이 필요하다.

또, 인버터를 사용하는 특성상 nMOSFET과 pMOSFET의 문턱전압(Threshold Voltage)* 아래에서 흐르는 작은 전류(Sub Threshold Current)가 Power로부터 두 MOSFET을 거쳐 Ground로 흐른다. 이 때문에 전력 소모가 발생하는데 이로 인해 고정 전력 소실(Static Power Dissipation)이 생긴다. 이 전력 소모는 칩의 온도가 올라갈수록 더욱 커진다. 이러한 면적과 전력 소모의 약점 때문에 S램은 작은 용량이지만 더 빠르게 읽고 쓰기가 필요한 레지스터 파일(Register File)이나 캐시 메모리(Cache)로 한정되어 사용되고 있다.

데이터를 담는 그릇 ‘캐퍼시터’의 등장, 그리고 주메모리 D램(DRAM)의 탄생

주메모리로 사용하기 위해 면적을 줄이고 개발된 제품이 D램(Dynamic RAM, DRAM)이다.

캐퍼시터(Capacitor)에 전하가 채워져 있는지 비어 있는지, 두 상태를 이용해 정보를 저장하는 D램은 그림 왼쪽처럼 한 개의 캐퍼시터와 한 개의 트랜지스터로 단위 셀을 구성한다. 캐퍼시터에 저장된 전하는 차츰 새어나가서 저장된 정보가 없어지는 단점이 있다. 그래서 주기적으로 전하를 보충해 정보가 없어지지 않도록 다시 저장을 해주어야 한다. 이러한 동작을 리프레시(Refresh)라고 한다. S램이나 D램 모두 휘발성 메모리다. 그러나 전기가 들어와 있는 동안은 계속 정보를 유지하고 있는 S램과는 다르게 D램은 계속 주기적으로 리프레시 해주지 않으면 정보가 사라진다. 그래서 다이내믹(Dynamic)이라는 수식어가 붙었다.

이 D램의 특허는 소자 미세화 법칙인 ‘데나드(Dennard)의 법칙’을 만든 IBM의 로버트 데나드(Robert Dennard)에 의해서 1966년 출원됐다. D램은 S램에 비해서 정보를 쓰고 읽는 데 약간 느리지만, 훨씬 단순한 구조여서 같은 면적에 많은 셀을 집어넣을 수 있었다. 이러한 집적도의 장점으로 현재까지도 가장 중요한 메모리로 사용되고 있다.

S램이 주로 캐시로 사용되는 데 반해 D램은 별도의 위치에서 CPU와 통신하는 주메모리 역할을 한다. 빠른 컴퓨터에 대한 요구는 CPU의 속도 증대뿐만 아니라 주메모리 용량의 증대도 요구된다.

메모리 용랑 증대는 온전히 소자 미세화에 의존했다. 반도체 집적 공정 기술의 발전은 놀라울 만큼 엄청난 속도로 메모리 용량을 증대시켰다. D램 역시 셀당 면적을 지속해서 줄이며 용량을 키워갔다. 그러나 셀 면적의 감소는 캐퍼시터의 용량 감소를 동반한다. 물통이 작아지면 그 안에 물이 있는지 없는지를 알기 힘든 것과 같이 캐퍼시터 용량은 일정 수준 이상으로 커야 한다.

이러한 모순은 점점 커졌고, 1980년대 4M D램을 개발하면서 이를 해결하기 위해 3차원 형태로 캐퍼시터 면적을 넓히는 아이디어가 제시된다. 땅을 파고 들어가는 트렌치(Trench)형 구조와 탑을 쌓는 스택(Stack)형 구조가 그것이다. 많은 D램 기업은 두 아이디어 중 하나를 선택해 개발했고 결국 승자는 추후 스케일링과 불량 검증에 유리한 스택형 구조로 발전했다.

데이터를 붙잡는 Floating Gate의 발견과 비휘발성 플래시 메모리의 탄생

강대원 박사가 이룬 또 하나의 업적인 Floating Gate(이하 플로팅 게이트)* MOSFET도 메모리로 시장에 나온다. 1967년 사이먼 지(Simon M. Sze) 박사와 함께 발명한 플로팅 게이트 MOSFET은 MOSFET 구조에 금속 전극층(Floating Gate)을 한 겹 더 삽입해 넣은 형태다.

위쪽 컨트롤 게이트에 높은 전압을 가하면 채널에 모인 전하 캐리어가 아래쪽 산화막을 뚫고 들어와 플로팅 게이트에 저장된다. 플로팅 게이트에 모인 전하 캐리어의 양에 따라 트랜지스터가 켜지고 꺼지는 기준인 문턱전압이 변한다. 플로팅 게이트에 저장된 전하 캐리어는 전기를 꺼도 산화막의 에너지 베리어(Energy Barrier) 때문에 채널로 돌아가지 못하고 머물러 있으므로 전기가 없는 상태로도 정보를 저장하는 비휘발성(Non-Volatile) 메모리가 되는 것이다.

플로팅 게이트 MOSFET은 EPROM(Erasable Programmable Read-Only Memory)이나 EEPROM(Electrically Erasable Programmable Read-Only Memory) 등과 같이 컴퓨터가 꺼졌을 때도 데이터를 저장하는 매체로 처음 사용되었다. 1980년 일본 도시바에서 이 소자를 응용해 플래시 메모리(Flash Memory)라는 제품을 출시하며 커다란 시장을 형성하게 된다. 이는 같은 셀에 여러 차례 정보를 저장했다가 지웠다 할 수 있는 제품이었다.

플래시 메모리는 읽고 쓰는 데 시간이 오래 걸리는 느린 메모리다. 그러나 비휘발성이면서 MOSFET과 동일하게 생겨 소자 미세화에 가장 유리하여, 매우 싸게 큰 용량을 만들 수 있다는 장점이 있다. 이 플래시 메모리는 2000년대 휴대폰, 디지털카메라 등 다양한 모바일 기기가 나오면서 폭발적인 수요가 생긴다. 요즘은 컴퓨터의 하드디스크 드라이브 대신 사용하는 SSD(Solid State Drive), 이동식 USB 드라이브, SD 카드 등 다양한 곳에 사용되고 있다.

하지만 싼 가격으로 용량을 크게 늘리는 것이 장점인 플래시 메모리는 가장 빠르게 미세화의 한계에 도달하게 된다. 크기가 작아지면서 소자 간의 간섭이 심해진 것이다. 또, 지속하여 미세화하기 위해선 포토 공정의 EUV(Extreme Ultraviolet)* 같은 기술이 적용해야 하고 이 장비는 매우 높은 비용이 요구된다. 이는 가격을 가장 큰 경쟁력으로 삼고 있는 플래시 메모리의 선택지에는 없었다.

그래서 선택한 것이 트랜지스터를 3차원으로 쌓아 올리는 것이었다. 3D 낸드 플래시(NAND Flash)는 현재 200단 이상 적층되며 용량이 늘었고, D램과 함께 메모리 시장의 양대 산맥 중 하나로 중요한 부분을 차지하는 제품이 되었다.

한편, D램과 마찬가지로 현재 플래시 메모리 역시 우리나라 기업이 시장 점유율 절반 이상을 차지하고 있을 만큼 시장을 선도하고 있다. 플로팅 게이트 MOSFET을 계승한 기술, 즉 질화물(Nitride)층을 이용한 차지 트랩 플래시(Charge Trapped Flash, CTF) 메모리* 기술을 비롯해 3D 낸드 기술도 국내에서 최초로 상용화하는 등 플래시 메모리는 우리나라와 인연이 깊은 제품이다.

지금까지 메모리 반도체의 시작부터 현재까지 발전 과정을 살펴봤다. 다음 연재에서는 새로운 메모리의 등장 가능성을 짚어보도록 하겠다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

이 칼럼 시리즈는 『최리노의 한 권으로 끝내는 반도체 이야기』의 일부를 발췌하여 정리했다. 이 책은 반도체 역사부터 시스템과 소자의 발전까지 폭넓게 다루며 반도체 산업 및 시스템 전반을 소개하고 있다.

반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(세트 또는 시스템) 내에서 사용된다. 그 제품이 추구하는 바는 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 제품은 반도체의 성장과 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 현재, 미래의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다. (필자 주)

지난 편[관련기사]에서 반도체는 폰노이만 구조 기반 시스템에 쓰이는 부품으로 활용도가 생기며 엄청난 발전을 이뤘다고 이야기한 바 있다. 이후 연산과 제어를 담당하는 로직(Logic, 논리) 회로와 데이터 등 정보를 저장하는 메모리(Memory)로 나뉘게 되었고, 로직 회로는 스위치를 가지고 0과 1로 된 논리 함수 ‘부울대수*’를 푸는 것이란 이야기를 하기도 했다.

이번 편에서는 로직과 메모리에 관해 조금 더 자세히 들여다보고자 한다. 이들 반도체가 어떠한 형태로 발전했고, 어떤 변화를 가져왔는지 살펴보자.

* 부울대수 : 수치로서 0과 1을 표현하는 것이 아닌 논리 회로 이진 값으로 연산을 대신 하는 수

로직 회로는 어떻게 만들어질까?

먼저 로직 회로가 어떻게 만들어지는지 알아보고, 다음으로 이 회로를 구현하는 소자 스위치가 어떻게 발전했는지 차근차근 살펴보도록 하겠다. 우선 로직 회로의 설계 과정을 설명하자면, 아래와 같다.

① 입력(Input)과 출력(Output)을 정한다
② 진리표를 만든다
③ 이 진리표가 가능하도록 부울대수로 표현한다
④ 회로로 구성한다

예를 들어 숫자의 덧셈을 푸는 회로를 만들어 본다고 하자. 전기를 사용하는 전자 회로는 전기가 들어왔을 때와 안 들어왔을 때, 이렇게 두 가지 상태가 가장 명확하므로 2진법이 적합하다. 전압이 높을 때를 1, 낮을 때를 0으로 해서 구성하는 것이다.

▲ 1+1은 0이 되며 1이 윗자리 덧셈으로 올라간다. 1+1+1은 1이 되고 1이 윗자리 덧셈으로 올라간다.

이제 5와 7의 2진법 덧셈을 해보자. 5는 2진법으로 101이고, 7은 2진법으로 111이며, 이 둘의 합은 1100이다. 2진수 1100은 10진수 12이다.

이를 전자 장치로 계산하기 위해선 각 자릿수의 덧셈을 해주는 회로(가산기)를 구성해 직렬로 연결하면 된다. 이로써 많은 자릿수의 덧셈이 가능한 것이다. 다음으로 진리표*를 작성하고 AND, OR, NOT 등 논리 연산자*를 활용해 부울대수로 표현하면 전기적으로 푸는 로직 회로를 구성할 수 있다.

* 진리표 : 명제의 값이 참과 거짓인지 나타내는 진릿값을 연산할 때 각 명제 변수의 진릿값에 따라 출력(Out)되는 진릿값을 표로 나타낸 것. 예컨대 a(1)와 b(1)를 더하면 Out은 0이 되고, 1이 받아올림으로 올라가는 등의 값을 표로 그린 것
* 논리 연산자
논리부정(NOT, 상단 -) : 1 입력 시 0으로 출력, 0 입력 시 1로 출력
논리곱(AND, •) : 모든 입력이 1일 경우 출력이 1
논리합(OR, +) : 입력값 중 하나의 1이 있을 경우 출력도 1
배타적 논리합(XOR, eXclusive OR) : 두 명제가 같지 않을 때(1과 0)는 참(1) 값을 출력하고, 두 명제가 같을 때(0과 0, 1과 1)는 거짓(0) 값을 출력

로직 회로의 간단한 예로 AND의 경우 아래와 같이 스위치를 직렬로 연결하면 된다. A와 B가 모두 1(전기적으로 스위치를 켬)이 되면 Output도 1(전기가 흐름)이 된다. 두 스위치를 병렬로 연결하면 A와 B 중 어느 하나만 1이 되어도 Output이 1이 되는 OR가 된다.

이처럼 AND, OR, NOT, XOR 등 논리 연산자를 스위치로 구성하는 방법은 한 가지만 있는 것은 아니다. 여러 가지 다양한 구성 방법으로 가능하다.

로직 회로를 구현하는 반도체 소자, MOSFET의 탄생

이제부터는 위와 같은 스위치를 구현하는 반도체 소자가 어떻게 발전했는지 알아보도록 하자.

처음 사용되었던 진공관 소자 스위치는 차츰 반도체 소자로 대체됐다. 이에 따라 부피도 훨씬 작아지고 전기도 덜 먹으며 빠른 처리가 가능한 로직 회로를 만들 수 있게 됐다. 또 집적회로(IC)가 만들어지며 완전히 새로운 시대로 바뀌었다. 비교할 수 없을 만큼 많은 스위치를 상상도 할 수 없이 작은 공간에 넣을 수 있게 된 것이다. 이러한 소자 미세화는 소자 밀도를 높이는 것뿐 아니라 훨씬 빠른 스위치를 만들 수 있게 해줬다.

처음 스위치로 쓰인 반도체 소자는 바이폴라 접합 트랜지스터(BJT, Bipolar Junction Transistor)*다. 1948년 처음 만들어진 BJT는 다수 캐리어(Majority Carrier)*가 전자인 n형 반도체와 다수 캐리어가 정공(Hole)*인 p형 반도체를 직렬로 연결하여, 이미터(Emitter)-베이스(Base)-컬렉터(Collector)*를 n형-p형-n형(npn)으로 구성하거나 p형-n형-p형(pnp)으로 만든 트랜지스터였다.

* 바이폴라 접합 트랜지스터(BJT, Bipolar Junction Transistor) : 3개의 불순물 반도체를 접합하여 전류의 흐름을 조정, 스위치 및 전류 값을 증폭시키는 소자
* 다수 캐리어(Majority Carrier) : 주로 전기를 나르는 전하 캐리어
* 정공(Hole) : 절연체나 반도체에서의 가전자대(채워진 전자대) 속의 전자가 빠져 있는 상태
* 이미터(Emitter)-베이스(Base)-컬렉터(Collector) : 입력 신호를 받는 전극의 한쪽을 이미터, 회로에서 출력되는 출력 신호를 수신하는 전극을 컬렉터, 이미터와 컬렉터 사이를 베이스라고 부름

이 BJT 소자는 기본적으로 전류를 제어해 스위칭한다. BJT는 높은 증폭 능력을 갖고 있고 노이즈가 적다. 하지만 전력 소모가 큰 단점이 있었다. 인류는 이 BJT를 이용해 로직 소자를 처음 구성했고, 1958년 잭 킬비(Jack Kilby)가 개발한 최초의 집적회로(Integrated Circuit, IC), 1969년 아폴로 11호가 달 착륙을 할 수 있도록 한 아폴로 가이던스 컴퓨터(Apollo Guidance Computer)에도 모두 BJT가 활용됐다.

그러나 로직 칩의 전성시대는 이 BJT가 아닌 벨 연구소(Bell Lab) 두 연구자*의 모스펫(MOSFET)*이 나오면서 열리게 됐다. MOSFET 시대가 열린 것은 기존 소자의 전력 소모 문제 때문이었다. 소자의 집적도가 높아지면 높아질수록 BJT를 이용한 TTL(Transistor-Transistor Logic, 로직을 스위치로 구성하는 방법 중 하나) 칩의 전력 소모는 감당하기 힘든 수준으로 높아졌다.

* 대한민국 출신 강대원 박사와 마틴 아탈라(Martin Mohammed John Atalla) 박사
* 모스펫(MOSFET) : Metal, Oxide, Semiconductor로 금속 산화막 반도체 구조를 통해 전기가 있는 영역인 전계(Field)의 효과(Effect)를 활용한 트랜지스터

▲ 데이터 출처. ELECTRONICS-COOLING.COM

MOSFET은 출력 전류를 게이트의 입력 전압으로 제어하는 전압 제어 소자다. 전압만으로 채널의 전도율을 바꾸므로 이론적으로는 전류가 흐르지 않는다. 또 전류가 흐르더라도 채널의 표면에만 흐른다. BJT와 비교해 증폭 능력이 떨어지므로 전류가 적게 흘러서 처음 나왔을 때는 크게 사용되지 못했다.

그러나 이 낮은 전류로 인한 적은 표면 소비 전력과 높은 속도로 동작할 수 있는 장점 덕분에 소자 미세화를 구현하게 되어 집적회로 시대의 주인공이 될 수 있었다.

MOSFET에서 발전한 CMOS, 그리고 CMOS가 대표 반도체 기술된 이유

이렇게 주목받기 시작한 MOSFET은 특히 1963년 2월 페어차일드 반도체사(Fairchild Semiconductor Inc.)의 치탕 사(Chih−Tang Sah)와 프랭크 완래스(Frank Wanlass)가 처음 소개한 씨모스(CMOS)* 기술이 나오며 꽃을 피우게 된다. CMOS 기술은 현재까지도 로직 소자를 만드는 가장 보편적인 기술로 사용되며 반도체 만드는 기술의 대명사로 불리고 있다.

* 씨모스(CMOS) : Complementary Metal-Oxide Semiconductor, 금속 산화물 반도체로 구성된 트랜지스터

CMOS는 Complementary MOSFET의 약자다. Complementary는 ‘상호 보완’, ‘보상’이란 뜻으로 두 가지 종류가 보완적으로 쓰인다는 의미다. 첫 번째는 전자를 전하 캐리어로 하는 nMOSFET이고, 두 번째는 정공(Hole)을 전하 캐리어로 하는 pMOSFET인데 이를 같이 쓰기에 CMOS로 불린다.

우선 nMOSFET은 p형 반도체를 채널로 하여 만들어진다. 금속 게이트에 양(+)전압을 가해서 채널에 전자가 오도록 만들어야 켜지는 스위치다. 반대로 pMOSFET의 경우는 채널이 n형 반도체이므로 전류가 흐르게 하기 위해서는 금속 게이트에 음(-)전압을 가해서 채널에 정공(Hole)이 오도록 만들어야 한다. nMOSFET과 pMOSFET은 완전히 대칭적으로 작동하는 것이다.

CMOS로 로직 회로를 구성하면 두 MOSFET의 금속 게이트 전극에 똑같이 0V를 주었을 때, nMOSFET은 꺼지고 pMOSFET은 켜진다. 금속 게이트에 전압을 가해주면 반대로 nMOSFET은 켜지고 pMOSFET은 꺼진다. 이처럼 대칭적으로 상호 보완하며 움직이는 nMOSFET과 pMOSFET 두 종류의 스위치로 논리 연산하는 회로를 구성하는 것을 CMOS 기술이라고 부른다.

CMOS로 만든 부울대수 연산자의 예를 보자. nMOSFET과 pMOSFET 두 스위치를 직렬로 연결한 회로를 보자. In 단자에 1이 들어가면(전압이 걸리면) 위에 있는 pMOSFET은 꺼지고 아래의 nMOSFET은 켜진다. 그러면 Out 단자는 아래의 접지와 연결이 되어서 전압이 0이 되므로 0이라는 신호가 나오게 된다. 반대로 In 단자에 0이 들어가면(전압이 걸지 않으면) pMOSFET는 켜지고 nMOSFET는 꺼지면서 Out 단자는 전압이 높은 V_DD 선과 연결된다. 그래서 높은 전압이 되므로 1이라는 신호가 나오게 된다. 이렇게 0이 들어가면 1이 나오고 1이 들어가면 0이 나오게 되므로 논리 회로에서 NOT 논리 연산을 수행하는 인버터(Inverter)가 된다.

물론 nMOSFET 하나를 사용한 스위치로도 구성 가능하다. 위 예시를 보면 저항과 nMOSFET을 직렬로 연결했고 저항의 윗단은 전압이 걸려 있다. nMOSFET의 아래 단은 접지되어 있다. In 단자에 0이 들어가서(전압이 걸리지 않아서) nMOSFET이 꺼져 있다면 Out 단자는 저항을 통해서 V_DD 선과 연결되므로 1이라는 상태가 된다. 또 In 단자에 1이 되는 경우(전압이 걸리는 경우)는 nMOSFET이 켜진다. 이때 nMOSFET 스위치의 저항은 위에 달린 저항에 비해서 매우 미미하므로 Out은 아래의 접지와 연결되는 셈이 되어 0이 된다. 이렇게 해서 예시 회로의 경우 In에 0을 넣으면 1이 나오고, 1을 넣으면 0이 나오는 인버터가 되는 것이다.

사실 이렇게 nMOSFET만 사용하는 것은 CMOS 기술을 사용하는 것 대비 장점이 많다. 우선 CMOS 기술은 같은 수의 nMOSFET과 pMOSFET을 사용해야 하므로 한 가지 종류를 사용했을 때와 비교해 단위 소자 수가 두 배다. 물론 저항을 만들어야 하지만 이것은 nMOSFET을 pMOSFET과 같은 웨이퍼에 만드는 복잡함에 비하면 매우 쉬운 일이다.

nMOSFET은 p형 반도체 위에 만들어야 하고 pMOSFET은 n형 반도체 위에 만들어야 한다. 또, 한 웨이퍼에 구성하려면 각각의 MOSFET을 만들기 위해 n형과 p형의 반도체 구역(Well)을 나눠야 한다. 그런데 소스(Source)와 드레인(Drain)을 다른 종류로 만들어야 하므로 도핑 공정도 두 번 해야 하며 각 도핑 공정이 반대 소자에는 영향을 주지 않도록 해야 한다. 그래서 공정 복잡도는 두 배 이상이 된다.

이런 공정의 복잡함에도 불구하고 CMOS 기술이 사용된 이유는 CMOS 기술의 낮은 전력 소모에 있다. 위의 nMOSFET으로 만든 인버터 회로를 보면 In 단자에 1이 들어가서 nMOSFET이 켜졌을 때 V_DD 와 접지가 직접 연결되는 순간이 생긴다. 그때 상당히 많은 전류가 흐른다. 그러나 CMOS 기술의 경우는 nMOSFET이 켜지면 pMOSFET이 꺼지고 pMOSFET이 켜지면 nMOSFET이 꺼진다. 그러므로 V_DD 와 접지가 연결되는 일은 발생하지 않는다. 소모 전력이 nMOS 대비 비교할 수 없을 만큼 줄어든다. 이런 장점으로 CMOS가 nMOS 등 경쟁 기술을 제치고 로직 회로를 만드는 대표 반도체 기술이 된 것이다.

CMOS가 표준이 된 이후 소자 기업 연구의 대부분은 ‘어떻게 이 MOSFET을 더 작고, 빠르게 만드는가’가 전부라고 해도 과언은 아니다. 소자 미세화는 이 두 가지 목표를 동시에 달성하게 해주었다. 우리가 기사에서 자주 접하는 5㎚ 기술 노드(Node)*, 3㎚ 기술 노드 등의 단어는 보다 작고 빠른 스위치를 만들었다는 이야기다.

* 노드(Node) : 소자를 연결하는 회로선이 만나는 점으로 소자 간 간격을 표현할 때 사용

정리하자면, 이번 글에서 하고 싶은 이야기는 폰노이만 구조에서 로직을 처리하기 위해 스위치 소자가 필요했고 그 스위치 소자는 기술 발전에 따라 진공관에서 BJT로, MOSFET으로 변해 왔다는 것이다. 집적도를 증가시켜 제품 부피와 전력을 줄이려는 시스템의 요구가 이러한 변화를 이끌었다. 물론 집적 공정에 따른 비용의 감소, 소자 미세화에 의한 속도 증가도 중요한 요소였다.

현재 우리나라 대학 반도체 연구의 많은 부분이 이러한 대체 소자 연구에 치중되어 있다. 그러한 소자들이 가장 큰 시장인 컴퓨팅에서 MOSFET을 대체하기 위해서는 MOSFET처럼 작게 만들어지고 많은 수의 집적(1,000억/㎠ 이상)이 가능해야 한다. 또한, 더 작은 전력으로 구동돼야 한다. 아울러 10년 이상의 신뢰성을 보여야 하며 100도 이상의 온도에서도 구동할 수 있어야 한다. 아쉽게도 지금까지 이러한 희망을 보이는 대체 소자는 없는 것이 현실이긴 하다. 다음 연재에서는 메모리에 관해 조금 더 자세히 살펴보도록 하겠다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(세트 또는 시스템) 내에서 사용된다. 그 제품이 추구하는 바는 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 제품은 반도체의 성장과 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 현재, 미래의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다. (필자 주)

반도체 역사에서 가장 중요한 순간은 언제였을까? 여러 장면이 떠오를 것이다. 1883년 영국 물리학자 마이클 페어데이(Michael Faraday)가 황화은(AgS)에서 반도체라는 물질의 특성을 처음 발견한 순간? 또는 1947년 벨 연구소(Bell Lab) 윌리엄 쇼클리(William Bradford Shockley), 존 바딘(John Bardeen), 월터 브래튼(Walter Brattain) 3인에 의해 처음으로 반도체 기반 트랜지스터가 만들어진 순간?

필자는 반도체 산업에서 가장 중요한 장면으로 ‘반도체 집적회로가 만들어진 순간’을 꼽고 싶다.

집적할수록 무너지는 신뢰성… 숫자의 폭정에 맞닥뜨리다

1947년, 최초로 트랜지스터 반도체 소자가 만들어진 이래 전자 산업은 진공관 소자를 반도체 소자로 바꾸면서 비약적으로 발전했다. 라디오, 텔레비전, 컴퓨터 등 여러 전자제품에는 크고 깨지기 쉽고 사용 전력도 많이 들었던 진공관 소자를 사용했는데, 이제 오래 사용 가능하고 전력도 훨씬 덜 쓰는 반도체 소자를 사용할 수 있게 됐다. 이런 비약적인 발전도 집적회로가 만들어진 사건에 비하면 그 변화는 제한적이었다.

1만 8,000개의 진공관 소자를 연결하여 디지털 회로를 구성했던 최초의 범용 컴퓨터 에니악(ENIAC)과 반도체 소자가 나온 직후 만들어진 컴퓨터를 비교해 보자. 165m²(약 50평)의 공간을 차지했던 에니악에 비하면 반도체 소자를 이용한 컴퓨터 크기는 상당히 작았다. 물론 지금과 같이 손에 들고 다니며 사용할 수 있는 제품과는 비교할 수 없이 커다란 크기다.

▲ 개별 소자 트랜지스터로 만들어진 컴퓨터(출처. wikipedia)

컴퓨터는 반도체 소자의 탄생보다는 집적회로가 만들어진 이후 더욱더 커다란 변화를 맞는다. 집적회로 탄생 이전의 전자회로는 개별적으로 만들어진 반도체 소자(Discrete Device)를 직접 납땜으로 연결하거나 커넥터와 함께 인쇄 회로 기판에 손으로 납땜하여 특정한 역할을 하는 모듈로 만들어 사용했다.

이 방식은 수작업으로 해야 해서 시간이 매우 오래 걸리고 생산성 증가가 제한적일 수밖에 없다. 시스템 성능을 올리기 위해선 더 많은 단위 소자를 연결하는 것이 필요했는데, 많은 수의 단위 소자를 연결하면 그에 비례하여 납땜 조인트와 배선이 많아진다. 이렇게 많은 요소 중 단위 소자나 커넥터, 납땜 불량이 하나라도 발생하면 전체 시스템은 동작하지 않는다. 이에 따라 신뢰성 문제가 생길 여지가 커지며 시스템을 정상적으로 작동시키는 일은 점점 더 어려워진다. 이러한 문제는 시스템이 복잡해지면 복잡해질수록 더 커질 수밖에 없어서 ‘숫자의 폭정(Tyranny of Numbers)’이라고 부른다.

이 숫자의 폭정을 넘어서 더욱 성능 좋은 시스템을 만드는 것은 모든 엔지니어의 목표가 되었다. 숫자의 폭정을 넘기 위해서는 단위 소자 연결을 보다 간단하게, 문제가 덜 생기는 방법으로 바꿔야 했다.

현대적 의미의 집적회로 공정이 탄생하다

많은 회사가 경쟁하는 가운데 실마리는 미국 중부 텍사스에서 풀리기 시작했다. 벨 연구소에서 반도체 소자가 처음 발명된 후 1950년대 미국 전역에서는 반도체 소자로 새로운 전자제품을 만드는 붐이 일어나고 있었다. 텍사스 인스트루먼트(Texas Instruments, TI)도 반도체 소자 생산에 뛰어들었다.

그 무렵 엔지니어 잭 킬비(Jack Kilby)가 입사한다. 직원 대부분이 여름휴가를 떠났으나 신입으로 연차가 없었던 킬비는 혼자 사무실에 나와 ‘숫자의 폭정’ 문제를 해결할 실마리를 발견한다. 저마늄(Germanium, 원소기호 Ge) 한 덩어리 조각 위에 트랜지스터, 캐퍼시터(Capacitor), 저항소자(Resistor Elements) 등 여러 가지 단위 소자를 함께 만들고 이 소자를 금으로 만든 실처럼 얇은 와이어로 모두 연결하는 제조 방법을 고안해 낸 것이다.

1958년 9월 킬비는 이 방법으로 만든 회로가 작동하는 것을 시현했고 이듬해 2월 특허를 출원한다. 이 방법은 전통적인 마이크로 모듈과 비교하여 훨씬 더 작은 사이즈로 만들 수 있었다. 또한, 각 요소를 개별적으로 만들어 조립하는 방식에 비해 고장 확률이 낮았고 가격도 훨씬 저렴하게 만들 수 있었다.

그러나 킬비의 발명은 절반의 성공이었다. 와이어 본딩 방식의 배선은 이전에 비해 신뢰도를 높였으나 그래도 많은 수의 소자를 연결하는 데는 문제가 있었다. 같은 시기 캘리포니아에서도 비슷한 생각으로 기술을 개발하는 사람이 있었다. 페어차일드 반도체(Fairchild Semiconductor Inc.)의 로버트 노이스(Robert Norton Noyce)였다.

1957년 페어차일드 반도체에서 기술 개발을 총괄했던 노이스는 진 호에르니(Jean Hoerni)가 개발한 평면 소자 공정 기술에 주목했다. 입체 형태의 트랜지스터를 만든 후 노출된 상태로 연결하는 것이 아니고 트랜지스터를 만들고 산화막을 위에 남겨 트랜지스터를 보호하는 기술이었다. 당시만 해도 공정이 좋지 못한 까닭에 질 낮은 산화막이 트랜지스터를 오염시켜 망가뜨린다는 이유로 금기시되는 일이었다.

▲ 반도체 개별 소자(좌)와 집적회로 Intel 4004 CPU(우)(출처. wikipedia)

하지만 기술 발전으로 질 좋은 산화막을 형성하는 것이 가능해졌다. 이렇게 산화막으로 트랜지스터를 덮으면 표면이 편평해진다. 노이스는 이 평면 소자 공정 기술의 편평한 면에 주목했다. 다이오드, 트랜지스터, 레지스터, 축전기 등 단위 소자를 실리콘 위에 한꺼번에 만들고 그 위를 산화막으로 덮은 후에 편평한 산화막 위에 금속을 증착하고 식각하는 방식으로 배선을 만드는 것이다. 이런 방법으로 배선을 만들어서 연결해 집적회로(Integrated Circuit, IC)를 제작하는 방법을 고안했다. 현대적 의미의 집적회로 공정의 시작이었다.

이로써 위에 널려 있는 연결선을 없애 깔끔한 칩(Monolithic Chip) 구현이 가능해졌다. 단일 집적회로 공정이 가능해지며 전자 산업은 완전히 새로운 시대로 들어가게 된다. 완성품이 아닌 부품을 만드는 산업이 압도적으로 발전하며 오히려 시스템 산업을 이끄는 시대가 만들어진 것이다.

앞서 언급한 에니악은 50평 정도의 방을 차지하고 있었다. 반면 집적회로는 소자와 배선을 동시에 작은 공간에 집어넣을 수 있어서 엄청난 소형화가 가능했다. 1971년 출시된 최초의 상업용 집적회로 CPU인 ‘Intel 4004’는 에니악보다 약 17배 빠른 성능이었지만, 손톱만 한 크기로 출시됐다. 총 2,300개의 트랜지스터가 평면에 집적되어 연결된 Intel 4004는 1W 정도의 전력을 소모했다. 17만 4,000W를 소모하던 에니악과 비교하면 상상할 수 없을 만큼 적은 전력을 쓰는 것이다. 소자 하나하나가 사용하는 전력도 이전의 개별 소자보다 감소했지만 배선 길이가 짧아지며 줄어든 전력도 매우 크다. 개별 칩을 연결하는 배선은 적어도 수 ㎝가 되므로 집적회로 내에서 연결하는 배선 길이인 수백 ㎛ ~ 수 ㎜와 비교하면 매우 큰 전력이 소모됨을 알 수 있다.

가격도 개별 소자를 연결하여 만드는 것과 비교하면 장점 중 하나다. 물론 집적회로의 설계 비용이 추가가 되고 매우 비싼 제조 공정 장비가 필요하지만, 어느 수준 이상의 물량을 대량 생산하게 되면 집적회로의 가격은 비교할 수 없을 만큼 저렴해진다.

부피와 소모 전력, 가격이 획기적으로 줄면서 이전에는 상상하지 못했던 제품도 출현했다. 컴퓨터는 과거 회사나 연구소 등에서만 쓸 수 있는 기업용 제품이었다. 그러나 집적회로가 나오면서 일반 가정에서도 감당할 만한 크기와 전력이 된 것이다. 그래서 컴퓨터는 개인이 사용하는 기계로 변화했다. 이렇게 반도체라는 ‘부품 성능의 발전’이 ‘새로운 시스템의 탄생’을 이끄는 시대가 열린 것이다.

집적회로, 소자 미세화 시대로 나아가다

집적회로 탄생의 진정한 의미는 소자 미세화 시대를 열었다는 점에 있다. 소자 미세화 이야기에 앞서, 집적 공정에 관해 조금 더 알아보자. 반도체 집적 공정은 평면 공정, 조각, 인쇄 공정, 융단 폭격 등으로 특징지어 이야기할 수 있다.

▲ 반도체 소자 집적 공정과 아파트 단지 건축의 비유

이해를 돕기 위해 아파트 단지 짓는 것을 예를 들겠다. 반도체 집적 공정으로 아파트 단지를 짓는다면 이렇게 할 것이다. 우선 전체 단지 땅을 평평하게 만든다. 그 위에 시멘트를 일정한 두께로 전체 단지를 완전히 덮는다. 시멘트가 남아 있어야 할 부분(벽이 될 부분)과 없어야 할 부분(집 내, 외부 공간이 될 부분)을 인쇄하여 표시하고 벽이 될 부분을 보호할 수 있는 것으로 덮는다. 이후 단지를 융단 폭격하여 보호가 안 되어 있는 시멘트 부분을 모두 날려버린다. 이렇게 하면 벽만 남고 나머지 부분의 시멘트는 날아가게 된다. 이러한 방법을 반복하며 아파트 전체 동의 한 층, 한 층을 동시에 쌓아 올린다. 현재 건설 공법과는 달리 아파트 단지의 모든 동을 한꺼번에 지어 올라가는 식이다.

어찌 보면 재료를 낭비하는 방법으로 보인다. 또 아파트 단지 전체 면적을 처리해야 하므로 필요한 기계 장비도 매우 비쌀 것이다. 왜 이런 방법으로 만들어야 할까? 아파트 10동을 짓는다면 현재와 같이 한 동, 한 동 짓는 건설 공법이 재료도 아끼고 훨씬 경제적이다. 그러나 지어야 할 아파트가 수만 동이 된다면, 아니 수백억 동이 된다면 어떻게 될까? 이렇게 아파트의 동 수가 엄청나게 많아지면 전혀 다른 이야기가 된다. 한 동, 한 동 만드는 식으로는 이 단지를 만드는 데 너무 많은 시간이 소요된다. 거의 불가능하다고 볼 수 있다. 그래서 이러한 반도체 집적 공정을 이용해 만들어야만 하는 것이다. 이 때 덮는 공정을 증착, 필요한 부분과 필요 없는 부분을 인쇄하는 공정을 리소그라피(Lithography), 깎아내는 공정을 식각이라고 부른다.

▲ 크기가 다른 다이(Die)를 갖고 있는 웨이퍼

이러한 현대적인 반도체 집적 공정의 특징은 한 웨이퍼 위에 소자를 만드는 비용이 그 안에 그려진 소자의 수에 거의 영향을 받지 않고 비슷하다는 점이다. 즉, 웨이퍼 위에 같은 성능의 다이(Die, 칩을 만드는 단위) 한 개를 그려 넣고 만드는 것이나 1,000개를 만드는 것이나 비슷한 비용이 든다. 그러나 한 개를 만드는 비용을 비교하면 1/1,000이 되므로 굉장한 원가 절감이 가능해진다. 그러므로 집적회로의 시대에는 트랜지스터와 같은 단위 소자를 작게 만들어 같은 면적에 더 많은 다이를 넣는 회사가 더 많은 돈을 벌 수 있는 것이다.

단위 소자 크기를 작게 만드는 것은 회사에만 유리한 것이 아니다. 소자를 더 작은 사이즈로 만들면 구동 전류가 커지며 더욱 빠른 성능의 소자가 된다. 그래서 칩 성능이 향상된다. 이처럼 성능 좋은 칩은 소비자의 니즈를 충족시킨다. 결국, 스케일링(Scaling)이라 불리는 소자 미세화는 회사와 고객 모두를 좋게 만드는 길인 것이다. 그러므로 이때부터는 소자를 작게 만드는 데 총력을 다하는 시대가 된다.

집적회로를 가장 많이 사용한 전자제품은 컴퓨터다. 컴퓨터용 CPU나 메모리를 만드는 데는 집적회로가 큰 역할을 했다. CPU와 같은 논리 회로는 우리의 두뇌가 할 수 있는 여러 가지 논리 연산[관련기사], 그리고 덧셈과 뺄셈, 나눗셈, 곱셈 등의 수리 연산을 해야 한다. 필요한 연산의 숫자가 늘어나며 사용되는 스위치 소자의 숫자도 기하급수적으로 늘어갔다.

이러한 스위치 소자의 증가를 가능하게 한 것이 집적회로다. 집적회로로 만들어지는 메모리 역시 더 많은 정보를 저장하기 위해서는 집적하는 메모리 셀의 숫자를 늘려야 했다. 소자 미세화를 통해서 셀의 크기를 줄여 더욱 많은 셀을 같은 면적에 넣는 것이다.

▲ 반도체 산업의 선순환

덕분에 현재 우리는 엄청난 수의 단위 소자(트랜지스터, 캐퍼시터 등)를 한 칩에 넣고, 새로운 제품도 사용할 수 있게 됐다. 예컨대 낸드플래시의 경우 기존 컴퓨터 하드디스크를 대체하고, SSD 등 새로운 시장도 형성했다.

이처럼 소자 미세화를 통해 반도체 성능이 발전하면서 새로운 제품 시장을 만들어내고 이것이 다시 반도체의 발전을 이끄는 선순환 체제가 완성된 것이다. 이 모든 것이 집적회로의 등장에 의해 이루어졌다고 해도 과언이 아니다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.

반도체는 부품이다. 부품은 그 자체로 쓰이지 못하고 어떤 제품(세트 또는 시스템) 내에서 사용된다. 시스템이 추구하는 바가 그 부품인 반도체의 탄생과 발전을 가져왔고, 앞으로 나올 새로운 시스템은 반도체의 변화를 요구하고 있다. 본 연재에서는 반도체를 시스템과 연결해 설명하며 과거와 현재, 미래의 발전 방향에 관해 7편에 걸쳐 이야기하고자 한다. (필자 주)

얼마 전 방송에서 ‘반도체란 무엇인가’라는 질문을 받은 적 있다. 일반인들이 말하는 반도체는 ‘반도체 소자’를 일컫는 것이며, 반도체라는 물질을 이용해 전기적 신호를 받고 어떠한 기능(Function)을 수행하도록 만든 장치라고 답했다. 당시 진행자가 고개를 갸우뚱하며 다시 한번 질문하여 곤란했던 적이 있다. 그 경험으로 반도체를 어떻게 설명해야 이 분야를 전문하지 않은 사람들이 잘 이해할 수 있을까 고민했다.

고민 끝에 찾은 답은 반도체를 설명하기 위해서는 ‘반도체가 왜 쓰이게 되었는지’에서 시작해야 한다는 것이다. 자동차의 부품, ‘예컨대 에어백이 무엇인가’라는 질문을 받았다고 가정하자. 그때 ‘충격을 받으면 내부 화약이 터져서 기체를 방출하여 부풀어 오르게 만든 장치’라고 답한다면 이해가 될까? 당연히 에어백을 설명하기 위해서는 자동차와 자동차의 충돌에 대한 이야기를 먼저 해야 할 것이다. 이처럼 반도체에 대한 설명 역시 이 부품을 필요로 하는 시스템 이야기에서 출발해야 한다.

반도체를 등장시킨 사건 1 : 통신 시스템과 진공관

반도체라는 부품을 가장 먼저 필요로 한 곳은 전화망 구축을 위한 ‘통신 시스템’이었다. 19세기 말 전구와 전기의 송배전 시스템을 만든 것으로 유명한 토머스 에디슨(Thomas Alva Edison)은 전기의 시대를 열었다. 이 시대에 사람들은 이전에 존재하지 않았던 많은 새로운 시스템을 쓸 수 있게 되었다. 멀리 있는 사람과 만나지 않고 소식을 주고받을 수 있게 만들어 준 전신 또한 전기 시대의 산물이었다. 전신이 발전할수록 사람의 목소리로 소식을 전하고자 하는 욕구가 커졌다. 이 바람을 해결해 준 사람이 알렉산더 그레이엄 벨(Alexander Graham Bell)이다.

벨은 음성의 떨림을 기록하고 전기적으로 전달할 방법을 알아냈고, 결국 1876년 전화기 특허를 출원한다. 벨은 특허를 기반으로 Bell Telephone Company(AT&T의 전신)를 세우고 전화 사업을 시작한다. 사업의 성장을 위해서는 미 대륙을 전부 연결하는 전국망 서비스가 필요했다. 미국 동부에서 서부까지 연결하는 통화 서비스를 하기 위해서는 구리선을 통해 전달되며 약화하는 전기 신호를 증폭하는 ‘리피터(Repeater)’가 필요했다.

이 장치는 1907년 미국의 발명가 리 디 포리스트(Lee de Forest)가 개발한 ‘3극 진공관’이 만들어지며 가능해졌다. 백열전구에 양극 금속 전극을 넣은 이전 진공관과 달리 3극 진공관은, 음극 필라멘트와 양극 금속 전극 사이에 금속망(Grid)이 추가된 형태였다. 이 진공관은 금속망에 들어오는 작은 전기신호로 음극 필라멘트와 양극 금속 전극 사이의 전류를 조절하여 신호를 증폭할 수 있었다. 사람들은 3극 진공관 증폭 소자를 이용해 리피터뿐만 아니라 무선통신, 라디오, TV 등 현재 전자 산업의 모태가 되는 모든 시스템을 만들게 된다.

반도체를 등장시킨 사건 2 : 부울대수와 트랜지스터 그리고 컴퓨터 시스템

‘컴퓨터 시스템’의 시초인 전자계산기에도 진공관이 쓰였다. 이에 앞서, 계산하는 기계를 어떻게 만들 수 있는지에 대한 아이디어는 1854년 영국 수학자 조지 부울(George Boole)의 ‘부울대수’에서 출발했다. 조지 부울은 명제의 참과 거짓을 이진값인 1과 0에 대응시키고 논리 연산을 하는 새로운 대수를 만들었다. 예컨대 도로 가로등이 아래와 같은 조건에서 켜진다고 가정해 보자.

해가 졌는데 차가 다니면 가로등을 켠다
비가 내리면 가로등을 켠다

해가 뜨는 걸 알 수 있는 센서(A), 차가 다니는 걸 알 수 있는 센서(B), 비가 내리는 걸 알 수 있는 센서(C)가 있다면, 각 센서와 가로등 상태를 아래 표의 경우에 참(1)으로 표현할 수 있으며, 이 출력(Output)이 나오도록 부울대수 식으로 나타내면  가 된다. 이것을 회로로 구성하면 아래와 같다.

부울대수의 참과 거짓을 전기가 들어오고 나가는 상태에 대응하면 부울대수가 전기적으로 구현된다. 1937년 클로드 섀넌(Claude Elwood Shannon)은 스위치 소자*로 구성된 전기 회로로 부울대수 푸는 법을 정리했다. 이를 활용하면 어떠한 논리적, 수리적 연산도 모두 스위치로 표현할 수 있었다. 디지털 회로 설계의 시작이자 자동화 장치의 탄생이었다.

초기 전자계산기에 사용한 스위치는 3극 진공관 소자였다. 증폭하지 않고 같은 크기의 신호를 내도록 하면 되므로 증폭 소자는 스위치로도 사용할 수 있다. 진공관 소자는 증폭, 스위치, 정류, 발전, 발광, 수광 등 반도체 소자가 나오기 전까지 현재 반도체 소자가 하는 모든 일을 하고 있었다.

그러나 이 진공관은 치명적인 약점이 있었다. 필라멘트에서 나오는 전자를 모아서 전류를 흐르게 하므로 필라멘트 온도를 높게 해야 한다. 또한, 많은 전력을 사용했고, 뜨거워질 때까지 시간이 필요해 빠르게 작동할 수 없었다. 고온에서 사용하므로 중간에 필라멘트가 못 견디고 끊어져 망가지는 것도 문제였다. 외관이 유리로 만들어져서 운송이나 보관 중 쉽게 깨지는 문제도 있었다.

트랜지스터의 최초 발명자로 인정받은 존 바딘, 윌리엄 쇼클리, 월터 브래튼(왼쪽부터) 출처. Wikimedia Commons

때문에 ‘어떻게 하면 유통과 보관이 용이하고 오래 사용하면서도 전기를 적게 쓰는 증폭기를 만들까’가 큰 숙제일 수밖에 없었다. 그래서 Bell Telephone Company는 벨 연구소(Bell Labs)를 만들고 이 숙제를 연구했다. 마침내 1947년 12월 16일 벨 연구소는 반도체인 저마늄(Germanium)에 금(Gold)을 붙여서 전기 신호를 증폭하는 고체 기반 소자를 만드는 데 성공하고, 이 소자에 ‘트랜지스터(Transistor)’라는 이름을 붙였다.

이렇게 탄생한 트랜지스터는 진공관 자리를 빠르게 대체하며 전자 산업을 크게 발전시켰다. 특히 컴퓨터 시스템에서 수요가 넘쳤는데, 당시 에니악(ENIAC)과 같은 초기 컴퓨터를 가동하기 위해선 많은 전력과 넓은 공간이 필수였다. 이에 더 작고 전기를 많이 사용하지 않는 스위치 소자가 필요했다. 트랜지스터는 이러한 수요를 맞춰주는 데 안성맞춤이었다. 이후 트랜지스터는 컴퓨터 논리 연산을 위한 스위치 소자로 폭발적인 수요를 갖게 된다.

반도체를 등장시킨 사건 3 : 폰노이만 구조

훗날 트랜지스터는 집적 소자로 발전하면서, 우리가 알고 있는 ‘반도체’ 형태를 띠게 되는데, 여기서 주목할 사건이 폰노이만 구조의 등장이다. 사실 에니악은 현대의 컴퓨터와 같이 다양한 프로그램을 수행할 수 있는 ‘범용 컴퓨터’는 아니었다. 다른 종류의 작업을 하기 위해서는 논리 회로의 구성을 바꿔야 했다. 소자를 연결하고 있던 전선을 다시 배열해 연결하는 과정이 필요했다. 이것은 시간과 인력이 매우 필요한 작업이므로 사람들은 컴퓨터의 구성(하드웨어)은 그냥 두고 소프트웨어만 바꾸어 다른 작업을 할 수 있는 범용 컴퓨터를 만들고 싶어 했다.

범용 컴퓨터 역사에서 빼놓을 수 없는 사람은 존 폰노이만(John von Neumann)이다. 그는 IAS 머신(IAS Machine)이라는 초기 범용 컴퓨터 개발에 참여했는데, 이 프로젝트에서 본인이 제안한 ‘폰노이만 구조(아키텍처)’를 바탕으로 컴퓨터를 만들도록 감독했다. 이 폰노이만 구조는 이후에 나온 거의 모든 컴퓨터의 기본 구조가 되었다.

현재의 시각으로 봐서는 너무 당연한 구조이나 최초로 컴퓨터를 만들 때는 폰노이만 구조와 함께 다른 후보가 경쟁했다. 그중에는 명령어를 저장하는 메모리와 데이터를 저장하는 메모리를 분리한 ‘하버드 구조(아키텍처)’도 있었다. 이 구조는 프로그램을 불러들이는 통로와 데이터를 저장하는 통로가 달라 병렬적으로 사용할 수 있었고 더 빠른 속도를 낼 수 있었다. 하지만 보다 많은 전기 회로가 필요하고 복잡한 구성이 단점으로 작용했다. 결국 폰노이만 구조가 경쟁에서 승리하며, 현재까지도 범용 컴퓨터의 표준으로 쓰이고 있다.

폰노이만 구조는 시스템을 통제하고 프로그램을 실행하는 CPU와 사용할 프로그램과 데이터를 저장하는 메모리로 구성된다. CPU는 컴퓨터 프로그램의 명령어를 해석해 연산하고, 외부로 출력하는 역할을 한다. 컴퓨터의 모든 작동 과정은 이 CPU에 의해 제어된다. CPU는 뒤에서 다룰 논리 소자로 구성되어 있고, 안에는 많은 수의 스위치 소자가 결합되어 있다.

메모리에는 CPU에서 사용할 프로그램과 데이터가 저장된다. 모든 CPU는 메모리에 저장된 프로그램을 불러와 실행한다. 그러므로 메모리에 저장된 프로그램만 바꾸면 하드웨어 변경 없이 다른 작업을 할 수 있는 것이다. CPU는 동작을 수행하기 위해 메모리의 데이터를 꺼내고, 해독하고, 실행하는 단계가 필요하다. 그 이후 발생한 데이터를 다시 메모리에 저장하거나 다음 명령어에 사용한다. 컴퓨터 외에도 간단한 밥솥부터 스마트폰까지 많은 제품이 이와 같은 폰노이만 구조로 이뤄져 있다.

CPU로 대표되는 논리 소자는 스위치를 연결해 논리 연산을 풀어내는 것이다. 그러므로 많은 수의 스위치가 연결되어 있는 것으로 이해하면 된다. 연결된 스위치가 많으면 많을수록 더 복잡한 연산과 제어가 가능하므로 좋은 스위치를 많이 연결하는 것이 중요하다.

이전까지 스위치로 사용했던 진공관 소자는 성능, 전력 소모, 면적, 비용(Performance, Power, Area, Cost) 측면에서 반도체 소자에 모두 뒤지며 서서히 자리를 내주게 된다. 더욱 중요한 것은 반도체 소자는 진공관 소자와 달리 집적 소자(Integrated Circuit, IC)로 만드는 게 가능하다는 것이다. 집적 소자는 소자 미세화를 통해 어마어마한 숫자의 스위치를 연결하는 것이 가능하다. 또, 소자 미세화를 통해 반도체 스위치는 점점 더 빠른 속도의 스위치가 된다. 그래서 반도체 집적 소자가 발전하면 엄청난 계산을 매우 빠르게 연산하는 것이 가능해진다. 이렇게 반도체 소자와 컴퓨터의 발전은 서로 밀고 당기며 마치 이인삼각처럼 함께 발전해 나가게 된 것이다.

메모리는 정보를 저장하는 장치다. 정보를 2진수로 바꾸어(문자들도 번호를 주어서 2진수로 바꿀 수 있다) 1과 0의 상태를 저장시켜 놓는다. 두 가지 명확한 상태를 안정적으로 가질 수 있다면 무엇이든 메모리가 될 수 있다. 높거나 낮은 물의 높이, 주판의 알이 내려가 있거나 올라가 있는 것도 일종의 메모리다. 메모리에서 중요한 것은 저장 용량, 즉 얼마나 많이 저장할 수 있느냐다. 반도체 소자의 미세 집적 기술을 받아들이며 메모리 반도체 역시 기하급수적 성장을 이룩하게 된다.

폰노이만 구조로 인해 현재 반도체 산업의 영역이 만들어졌다. CPU를 만드는 인텔·AMD, 모바일 AP(Application Processor)를 만드는 애플·퀄컴·삼성전자·미디어텍 등 시스템 반도체 회사가 등장했고, SK하이닉스·삼성전자·마이크론 등 메모리 기업이 등장했다. 폰노이만 구조는 이들이 각각 전문화되어 발전하는 계기를 마련했다.

처음 질문으로 돌아와 보자. 반도체는 무엇인가? 반도체는 부품이다. 반도체는 통신 시스템 증폭기를 만들기 위해 발명된 부품이다. 그 후 컴퓨터 등 폰노이만 구조의 전자제품이 발명되며 반도체는 논리 연산을 수행하는 스위치로 폭발적으로 사용됐다. 또한, 메모리에서 정보를 저장하는 역할로도 사용하게 된 부품이다.

이처럼 우리가 반도체 소자를 이해하기 전에 알아야 할 것은 시스템이라고도 불리는 제품 기능에 대한 요구가 먼저 있었으며, 이를 만족하기 위해 소자가 만들어졌다는 점이다.

앞으로 반도체는 또 다른 시스템의 부품으로 사용될 것이다. 요즘 떠오르는 두뇌 모사 컴퓨팅(Neuromorphic Computing) 등은 폰노이만 구조의 시스템이 아니다. 그렇다면 거기에 맞는 다른 요구가 있고 반도체 소자는 요구에 맞게 발전해야 할 것이다. 이어지는 이야기에서 이에 대한 주제도 다루도록 하겠다.

※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.